[发明专利]一种双栅小带隙半导体晶体管及其制备方法有效
| 申请号： | 201910327545.6 | 申请日： | 2019-04-23 |
| 公开（公告）号： | CN110148630B | 公开（公告）日： | 2020-10-16 |
| 发明（设计）人： | 赵晨怡;仲东来;张志勇;彭练矛 | 申请（专利权）人： | 北京大学 |
| 主分类号： | H01L29/786 | 分类号： | H01L29/786;H01L27/12;H01L51/05;H01L27/28 |
| 代理公司： | 北京君尚知识产权代理有限公司 11200 | 代理人： | 陈艳 |
| 地址： | 100871 北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种双栅小带隙半导体晶体管及其制备方法，利用将电源电压反馈到辅栅，从而在漏端附近形成一个被钳位的方形势垒，使得大偏压下工作时能很好地抑制漏端少子反向隧穿，与此同时电源端的电压将保证在小偏压下漏端依然保持开启状态，减小正向导电势垒，故能在保持无掺杂小带隙半导体顶栅器件显著抑制双极性的同时保证良好的开态，增大开关比降低功耗的同时保持器件以及电路的高性能，同时保证没有在电路中另外增加其他的工作电源，适合在超大规模集成电路中使用。 | ||
| 搜索关键词： | 一种 双栅小带隙 半导体 晶体管 及其 制备 方法 | ||
【主权项】：
1.一种双栅小带隙半导体晶体管，其特征在于，包括一绝缘衬底、一位于该绝缘衬底上的小带隙半导体层、至少一P型器件或至少一N型器件，该小带隙半导体层包括多个相互分割的沟道区，每个沟道区上设有一个P型器件或一个N型器件；该P型器件包括设在沟道区上的一电极对，其中一个为连接VDD的源端电极，另一个为漏端电极；在该电极对之间设有一层栅介质层，在该栅介质层上的靠近源端的位置设有主栅电极，靠近漏端的位置设有辅栅电极；该N型器件包括设在沟道区上的一电极对，其中一个为源端电极，另一个为连接GND的漏端电极；在该电极对之间设有一层栅介质层，在该栅介质层上的靠近源端的位置设有主栅电极，靠近漏端的位置设有辅栅电极；该P型器件的源端电极、漏端电极、主栅电极和辅栅电极分别与该N型器件的辅栅电极、源端电极、主栅电极和漏端电极一对一相连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京大学，未经北京大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910327545.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
