[发明专利]一种集成结构的制备方法以及由此得到的铜互连线与介质材料集成结构在审
| 申请号： | 201910340421.1 | 申请日： | 2019-04-25 |
| 公开（公告）号： | CN110112056A | 公开（公告）日： | 2019-08-09 |
| 发明（设计）人： | 黄亚敏;董业民 | 申请（专利权）人： | 中国科学院上海微系统与信息技术研究所 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/768;H01L23/538 |
| 代理公司： | 上海智信专利代理有限公司 31002 | 代理人： | 宋丽荣 |
| 地址： | 200050 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种集成结构的制备方法，包括：S1，在半导体衬底上，沉积一层高分子聚合物，在高分子聚合物的表面形成一层光刻板；S2，通过等离子刻蚀高分子聚合物形成聚合物沟槽，去除光刻板；S3，在聚合物沟槽的壁面覆盖一层金属阻挡层；S4，在聚合物沟槽中填充沉积铜金属以形成铜互连线结构；S5，通过等离子刻蚀将铜金属之间的高分子聚合物全部清除，在铜金属之间形成金属沟槽；S6，在金属沟槽中填充沉积介质材料；S7，在介质材料和铜互连线结构上沉积绝缘材料形成覆盖层。本发明还提供根据上述的制备方法得到的铜互连线与介质材料集成结构。本发明通过在聚合物沟槽中填充铜金属，避免直接对介质材料进行刻蚀所引起的沟槽表面缺陷。 | ||
| 搜索关键词： | 集成结构 介质材料 铜互连线 聚合物 高分子聚合物 铜金属 制备 填充 等离子刻蚀 金属沟槽 光刻板 沉积介质材料 沉积绝缘材料 沉积铜金属 分子聚合物 金属阻挡层 表面形成 沟槽表面 覆盖层 壁面 衬底 刻蚀 沉积 去除 半导体 覆盖 | ||
【主权项】：
1.一种集成结构的制备方法，其特征在于，包括以下步骤：S1，在半导体衬底上，沉积一层高分子聚合物，在高分子聚合物的表面形成一层光刻板；S2，通过等离子刻蚀高分子聚合物形成聚合物沟槽，并去除光刻板；S3，在聚合物沟槽的壁面覆盖一层金属阻挡层；S4，在聚合物沟槽中填充沉积铜金属以形成铜互连线结构；S5，通过等离子刻蚀将铜金属之间的高分子聚合物全部清除，在铜金属之间形成金属沟槽；S6，在金属沟槽中填充沉积介质材料；S7，在介质材料和铜互连线结构上沉积绝缘材料，形成覆盖层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所，未经中国科学院上海微系统与信息技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910340421.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
