[发明专利]一种DC-DC BOOST自充电电路

摘要

本发明提供了一种DC‑DC BOOST自充电电路，在输压，低压输入或者输入慢上电时，在高侧功率管打开之前为BOOST电容进行充电，确保BOOST有足够的电压能力在LOGIC电路发出打开高侧功率管的逻辑信号时，可以正常打开高侧功率管；DC‑DC处在轻载或者空载状态时，芯片的主要功率损耗为功率管的开关损耗，本发明在轻载或者空载模式时，芯片内部将进入轻载高效模式，高侧和低侧功率管将不会在每个周期都导通，大大减小了开关损耗，从而有效提升了芯片在轻载或者空载时的效率。

主权项

1.一种DC‑DC BOOST自充电电路，包括采样电阻Rs，高侧N型功率管N_H，低侧N型功率管N_L和Nc，内部电源和基准电路，BOOST充电二极管D1，误差放大器EA，电流采样电路，波形发生器，PWM调制比较器电路，RS锁存器电路，数字逻辑运算电路，电平转换电路，N_H管驱动电路，N_L管驱动电路，Nc管驱动电路，其特征在于：所述DC‑DC BOOST自充电电路，采样电阻Rs的一端连接至输入V_IN，采样电阻Rs的另外一端连接至N_H管的漏端CSN，Rs通过采样流过N_H管的电流，将电流转化为采样电压；所述N型功率管N_H的栅极由N_H管驱动电路的输出驱动，N型功率管N_H的源极接芯片的SW端，当N_H导通时，电流由输入V_IN流至SW，当N_H关断时，V_IN流至SW电流通路被阻断；所述N型功率管N_L和Nc，N_L栅极由N_L管驱动电路的输出驱动，N_L源极接芯片的GND端，N_L漏端接芯片的SW端，Nc栅极由Nc管驱动电路的输出驱动，Nc源极接芯片的GND端，Nc漏端接芯片的SW端，当N_L、Nc导通时，将对电感电流进行续流，当N_L、Nc关断时，将通过N_L、Nc的寄生二极管对电感电流进行续流；所述内部电源和基准电路，对输入电压进行粗调，分别产生三路内部电源VR1、VR2、VR3及内部基准电压VREF；所述BOOST充电二极管D1的阳极接内部电源VR3，阴极接芯片BOOST端，在N_H管导通时，VR3将通过D1对BOOST电容进行充电；所述误差放大器EA，正输入端接内部基准电压VREF，负输入端接外部反馈电压VFB，误差放大器EA将VREF和VFB的电压差值放大，输出误差放大电压V_COMP电压；所述电流采样电路COMP_IS，正输入端接输入电压VIN，负输入端接CSN节点，电流采样电路COMP_IS将采样电阻Rs上的采样电压进行放大，输出V_IS电压；所述波形发生器，在电路正常工作时将产生一列方波CLK和一列锯齿波V_SLOPE；所述PWM调制比较器电路PWM_COMP，两个负输入端分别接V_IS和V_SLOPE，正输入端接V_COMP电压，PWM_COMP通过比较正输入的V_COMP电压与负输入端的V_IS和V_SLOPE电压之和，产生调制脉冲V_PWM，当V_COMP大于V_IS与V_SLOPE电压之和时，V_PWM为高电平，当V_COMP小于V_IS与V_SLOPE电压之和时，V_PWM为低电平；所述RS锁存器电路，输入端S接CLK，输入端R接V_PWM，当CLK信号的上升沿到来时，RS锁存器的输出V_RS将被置位，当V_PWM的上升沿到来时，RS锁存器的输出V_RS将被复位；所述数字逻辑运算电路LOGIC，通过对V_RS、CLK信号进行逻辑运算，从输出端Q输出N_H管、N_L和Nc管的控制信号V_H、V_L和V_C，当V_RS为低时，CLK的下降沿到来时V_H为高，开启N_H管；当V_RS为低，CLK上升沿到来时V_C为高，开启Nc管；当CLK为低，V_RS的上升沿到来时V_L为高，将开启N_L管；所述电平转换电路，将V_H电压转换至与BOOST为同一水平的逻辑电压V_High；所述N_H管驱动电路将增强VHigh的驱动能力，输出可驱动N_H的逻辑信号；所述N_L管驱动电路将增强V_L的驱动能力，输出可驱动N_L逻辑信号；所述Nc管驱动电路将增强CLK的驱动能力，输出可驱动Nc的逻辑信号。