[发明专利]一种基于FPGA的小型MIMO雷达主控机及其设计方法

摘要

本发明公开了一种基于FPGA的小型MIMO雷达主控机，包括设置于主控板上的时钟缓冲分发器、两个AD9516时钟芯片、两个ADC芯片、两个DAC芯片、FPGA芯片和时钟发生器CDCM6208。时钟缓冲分发器分别与两个AD9516和CDCM6208单向连接，一个AD9516分别与两个DAC芯片单向连接，另一个AD9516分别与两个ADC芯片单向连接；两个AD9516和CDCM6208还分别与FPGA单向连接，DAC/ADC芯片分别与FPGA双向连接；FPGA还单向连接有光纤收发模块、DDR3存储模块以及天线控制模块，并外接雷达控制台。还公开了一种基于FPGA的小型MIMO雷达主控机的设计方法。

主权项

1.一种基于FPGA的小型MIMO雷达主控机，其特征在于，包括设置于主控板上的：时钟缓冲分发器、两个AD9516时钟芯片、两个ADC芯片、两个DAC芯片、FPGA芯片和时钟发生器CDCM6208；所述时钟缓冲分发器分别与两个所述AD9516时钟芯片和时钟发生器CDCM6208单向连接，用于将外部输入的基准时钟信号分发给两个所述AD9516时钟芯片和所述时钟发生器CDCM6208；其中，一个所述AD9516时钟芯片分别与两个所述DAC芯片单向连接，另一个所述AD9516时钟芯片分别与两个所述ADC芯片单向连接；两个所述AD9516时钟芯片分别用于为DAC芯片和ADC芯片提供器件时钟；两个所述AD9516时钟芯片还与所述FPGA芯片单向连接，用于为所述FPGA芯片提供参考时钟、核时钟以及用于片间数据同步的SYSREF参考信号；所述时钟发生器CDCM6208与所述FPGA芯片单向连接，用于向所述FPGA芯片提供全局时钟、提供DDR3读写参考时钟以及提供GTH参考时钟；所述DAC芯片和ADC芯片还分别与所述FPGA芯片双向连接；所述DAC芯片用于向所述FPGA芯片发送回放SYNC信号，所述FPGA芯片接收到所述回放SYNC信号后，向所述DAC芯片发送波形数据；所述FPGA芯片还用于向所述ADC芯片发送采样SYNC信号，所述ADC芯片接收到所述采样SYNC信号后，向所述FPGA芯片发送采样数据；所述FPGA芯片还单向连接有光纤收发模块、DDR3存储模块以及天线控制模块；所述FPGA芯片还外接雷达控制台，用于接收雷达控制台发出的雷达指令。