[发明专利]一种新型四颗二极管集成芯片的制造工艺

摘要

一种新型四颗二极管集成芯片的制造工艺；步骤为：在硅片衬底上、下表面均形成第一二氧化硅薄膜层；刻蚀并去除上、下表面第一二氧化硅薄膜层的隔离带区域；对隔离带区域进行硼掺杂形成第一P+区，在上下方向贯通形成隔离墙，在硅片衬底中隔离出四间隔块；形成第二二氧化硅薄膜层；刻蚀并去除第二二氧化硅薄膜层上的四第一掺杂区域；对第一掺杂区域进行磷杂质掺杂形成N+区；形成第三二氧化硅薄膜层；刻蚀并去除第三二氧化硅薄膜层的四第二掺杂区域；对第二掺杂区域进行硼掺杂形成第二P+区；在第二P+区边缘区域开沟槽；形成多晶硅钝化复合薄膜层；在沟槽中形成玻璃钝化层；裸露出N+区及第二P+区；在N+区及第二P+区的表面沉积金属层形成金属电极。

主权项

1.一种新型四颗二极管集成芯片的制造工艺；其特征在于：选择硅片衬底，然后按以下步骤进行操作：第一步，在所述硅片衬底上表面和下表面均形成一层第一二氧化硅薄膜层；第二步，通过光刻胶分别掩膜硅片衬底上表面及下表面的所述第一二氧化硅薄膜层上的四间隔区域，并以此光刻胶作为掩膜层，分别刻蚀并去除硅片衬底上表面及下表面裸露的所述第一二氧化硅薄膜层除去四间隔区域之外的隔离带区域；第三步，第一次第一杂质掺杂，在所述硅片衬底上表面及下表面对所述隔离带区域进行第一掺杂，从而在硅片衬底上表面及下表面的所述隔离带区域中均形成第一P+区或第一N+区；上表面的所述第一P+区与下表面的所述第一P+区连接，构成第一P+区在上下方向贯通所述硅片衬底形成隔离墙，或者，上表面的所述第一N+区与下表面的所述第一N+区连接，构成第一N+区在上下方向贯通所述硅片衬底形成隔离墙；通过所述隔离墙在硅片衬底中隔离出四个水平间隔布置的间隔块，为后续形成四颗二极管做好前期准备；第四步，将所述第一二氧化硅薄膜层去除，并对所述硅片衬底上表面和下表面进行清洗，然后分别形成一层第二二氧化硅薄膜层；第五步，在所述硅片衬底上表面及下表面均设定两第一掺杂区和两第二掺杂区，各第一掺杂区和各第二掺杂区均与各所述间隔区域一一对应且面积均小于间隔区域；各第一掺杂区、各第二掺杂区均与所述隔离带区域间隔设置；其中上表面的两第一掺杂区与下表面的两第一掺杂区在水平方向和竖直方向均间隔设置；上表面的两第二掺杂区与下表面的两第二掺杂区在水平方向和竖直方向均间隔设置；上表面的第一掺杂区与下表面的第二掺杂区在竖直方向对位并间隔设置；下表面的第一掺杂区与上表面的第二掺杂区在竖直方向对位并间隔设置；通过光刻胶掩膜硅片衬底上表面及下表面的所述第二二氧化硅薄膜层上除去各第一掺杂区域的周边区域以及所述隔离带区域，并以所述光刻胶作为掩膜层，分别刻蚀并去除裸露的所述第二二氧化硅薄膜层上的四所述第一掺杂区域；第六步，第二杂质掺杂，对各所述第一掺杂区域进行第二杂质掺杂，从而在四第一掺杂区域中分别形成N+区或P+区，该N+区表面的掺杂浓度至少10²¹atm/cm³，扩散深度为30~50μm，P+区表面的掺杂浓度至少10²¹atm/cm³，扩散深度为50~70μm；第七步，将所述第二二氧化硅薄膜层去除，并对所述硅片衬底上表面和下表面进行清洗，然后分别形成一层第三二氧化硅薄膜层；第八步，通过光刻胶掩膜所述第一掺杂区域以及所述隔离带区域，并以此光刻胶作为掩膜层，刻蚀并去除裸露的所述第三二氧化硅薄膜层上的四所述第二掺杂区域；第九步，第二次第一杂质掺杂，对各所述第二掺杂区域进行第一掺杂，从而在四第二掺杂区域中分别形成第二P+区或第二N+区，该第二P+区表面的掺杂浓度至少10²¹atm/cm³，扩散深度为50~70μm，第二N+区表面的掺杂浓度至少10²¹atm/cm³，扩散深度为30~50μm；第十步，在各所述第二P+区或所述第二N+区的边缘区域开沟槽，沟槽的深度为20~40um；第十一步，将所述第三二氧化硅薄膜层去除，并对所述硅片衬底上、下表面以及所述沟槽进行清洗，然后形成一层多晶硅钝化复合薄膜层；第十二步，在所述沟槽中的多晶硅钝化复合薄膜层表面形成一层玻璃钝化层；第十三步，将所述第一掺杂区域以及所述第二掺杂区域表面的多晶硅钝化复合薄膜层去除，并裸露出所述N+区或所述P+区，以及所述第二P+区或所述第二N+区；第十四步，在所述N+区或所述P+区以及所述第二P+区或所述第二N+区的表面均沉积金属层，形成金属电极。