[发明专利]对芯片数据异常处理逻辑的验证装置和方法有效
| 申请号： | 201910371623.2 | 申请日： | 2019-05-06 |
| 公开（公告）号： | CN110096402B | 公开（公告）日： | 2023-08-22 |
| 发明（设计）人： | 薛炜澎;唐飞;徐子轩 | 申请（专利权）人： | 苏州盛科通信股份有限公司 |
| 主分类号： | G06F11/25 | 分类号： | G06F11/25 |
| 代理公司： | 南京利丰知识产权代理事务所(特殊普通合伙) 32256 | 代理人： | 王锋 |
| 地址： | 215000 江苏省苏州市*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种对芯片数据异常处理逻辑的验证装置和方法，基于寄存器抽象模型，其中，寄存器抽象模型中包括：造错函数，用于为待测设计中存储器的存储记录产生数据异常，并且将存储器对应存储记录的标识位，设置为数据异常标识；存储器读写逻辑，用于对存储器执行读或写操作；数据异常处理逻辑，当读取标识位为数据异常标识时，寄存器抽象模型调用数据异常处理逻辑进行校验计算，进而使寄存器抽象模型与待测设计的校验计算结果在比较器中自动匹配。通过所述装置和方法，可以解决现有技术中数据异常处理逻辑验证不灵活，复用性差以及测试强度低的问题。 | ||
| 搜索关键词： | 芯片 数据 异常 处理 逻辑 验证 装置 方法 | ||
【主权项】：
1.一种对芯片数据异常处理逻辑的验证装置，基于寄存器抽象模型，其特征在于，所述寄存器抽象模型中包括：造错函数，用于为待测设计中存储器的存储记录产生数据异常，并且将存储器对应所述存储记录的标识位，置起为数据异常标识；存储器读写逻辑，用于对存储器执行读或写操作；数据异常处理逻辑，当读取所述标识位为数据异常标识时，所述寄存器抽象模型调用所述数据异常处理逻辑进行校验计算，进而使所述寄存器抽象模型与待测设计的校验计算结果在比较器中自动匹配。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州盛科通信股份有限公司，未经苏州盛科通信股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910371623.2/，转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
