[发明专利]半导体元件及其制造方法有效
| 申请号： | 201910373366.6 | 申请日： | 2014-12-16 |
| 公开（公告）号： | CN110246827B | 公开（公告）日： | 2021-10-15 |
| 发明（设计）人： | 李鸿志;余旭升 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | H01L23/528 | 分类号： | H01L23/528;H01L23/532;H01L21/768 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 任岩 |
| 地址： | 中国台湾新竹*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体元件及其制造方法。半导体元件包括基底以及介电层。介电层形成于基底上且与基底接触，介电层中具有多个开口，开口的侧壁具有凹凸轮廓；在介电层的每个开口中均具有势垒层以及导体插塞，势垒层位于开口的侧壁上，导体插塞覆盖势垒层。半导体元件的制造方法，包括：于基底上交替形成多个第一层与至少一第二层；于第一层与第二层中形成多个开口；移除开口的侧壁上的部分第一层，使开口形成为具有凹凸轮廓的侧壁；于开口的侧壁上形成势垒层，以覆盖开口的侧壁；以及于开口中填入导体层，形成导体插塞覆盖于势垒层。本发明可形成侧壁具有凹凸轮廓的接触窗开口，有效地防止移动离子对半导体元件的损害，提升半导体元件的可靠度。 | ||
| 搜索关键词： | 半导体 元件 及其 制造 方法 | ||
【主权项】：
1.一种半导体元件，包括：基底；以及介电层，形成于所述基底上且与所述基底接触，所述介电层中具有多个开口，所述开口的侧壁具有凹凸轮廓；其中，在所述介电层的每个开口中，均具有势垒层以及导体插塞，所述势垒层位于所述开口的侧壁上，所述导体插塞覆盖所述势垒层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910373366.6/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置和系统
- 下一篇：半导体封装结构及其制造方法
