[发明专利]金属栅极及其制造方法有效
申请号: | 201910399076.9 | 申请日: | 2019-05-14 |
公开(公告)号: | CN110148585B | 公开(公告)日: | 2021-05-28 |
发明(设计)人: | 杨渝书;伍强;李艳丽 | 申请(专利权)人: | 上海集成电路研发中心有限公司 |
主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L27/088 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 郑星 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供的一种金属栅极及其制造方法,在金属栅极的制造方法中,在以第二硬掩模层为掩模,刻蚀第一硬掩模层,并停止在部分深度的第一硬掩模层中,将第一图形和第二图形复制至第一硬掩模层中,以形成图形化的第一硬掩模层时,第一区刻蚀和第二区刻蚀都以第二硬掩模层为掩模,使得第一区和第二区在这个刻蚀过程中产生的聚合物的材料完全相同,因此,这些残留物没有对后续形成的栅极第一图形和第二图形的形貌造成影响,降低了工艺难度,提高了工艺稳定性。 | ||
搜索关键词: | 金属 栅极 及其 制造 方法 | ||
【主权项】:
1.一种金属栅极的制造方法,其特征在于,包括以下步骤:提供一基底,所述基底包括第一区和第二区,所述基底上形成有栅极膜层和第一硬掩模层,在第一区的基底上还形成有依次叠加的图形化的硅材料层和图形化的第二硬掩模层,在第二区的基底上还形成有图形化的第二硬掩模层,所述第一区的图形化的所述硅材料层和图形化的所述第二硬掩模层具有第一图形,所述第二区的图形化的所述第二硬掩模层具有第二图形;以所述第二硬掩模层为掩模,刻蚀所述第一硬掩模层,并停止在部分深度的第一硬掩模层中,将所述第一图形和第二图形复制至第一硬掩模层中,以形成图形化的第一硬掩模层;以及以图形化的第一硬掩模层和第二硬掩模层为掩模,刻蚀所述栅极膜层,并停止在部分深度的所述栅极膜层中,将所述第一图形和第二图形复制至栅极膜层中,以形成图形化的栅极膜层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司,未经上海集成电路研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910399076.9/,转载请声明来源钻瓜专利网。
- 上一篇:形成空气间隙的方法
- 下一篇:一种复合引线框架及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造