[发明专利]基于RRAM的处理器架构及控制方法有效
| 申请号： | 201910408223.4 | 申请日： | 2019-05-15 |
| 公开（公告）号： | CN110222006B | 公开（公告）日： | 2023-10-20 |
| 发明（设计）人： | 骆建军;胡振宇;樊凌雁 | 申请（专利权）人： | 杭州电子科技大学 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 浙江永鼎律师事务所 33233 | 代理人： | 陆永强 |
| 地址： | 310018*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于RRAM的处理器架构及控制方法，至少包括中央处理器(CPU)、随机存储器(RAM)、阻变存储器(RRAM)阵列模块以及纠错电路(ECC)，其中，CPU通过标准总线与RAM和纠错电路相连接，RAM作为数据缓存使用；RRAM阵列模块用于存储数据和处理器的程序(PROGRAM)，其通过所述纠错电路接入标准总线以根据CPU指令完成数据读写；所述纠错电路用于根据冗余信息修正RRAM阵列模块存储的数据。采用本发明的技术方案，使得高生产良率、高可靠性的目的得以实现，基于RRAM的嵌入式处理器架构，为28nm及以下高端芯片设计和加工制造开辟了新路。 | ||
| 搜索关键词： | 基于 rram 处理器 架构 控制 方法 | ||
【主权项】：
1.基于RRAM的处理器架构，其特征在于，至少包括中央处理器(CPU)、随机存储器(RAM)、阻变存储器(RRAM)阵列模块以及纠错电路(ECC)，其中，CPU通过标准总线与RAM和纠错电路相连接，RAM作为数据缓存使用；RRAM阵列模块用于存储数据和处理器的程序(PROGRAM)，其通过所述纠错电路接入标准总线以根据CPU指令完成数据读写；所述纠错电路用于根据冗余信息修正RRAM阵列模块存储的数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州电子科技大学，未经杭州电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910408223.4/，转载请声明来源钻瓜专利网。
