[发明专利]一种亚阈值电路设计的优化方法及装置有效
| 申请号： | 201910435770.1 | 申请日： | 2019-05-23 |
| 公开（公告）号： | CN110135098B | 公开（公告）日： | 2023-04-07 |
| 发明（设计）人： | 吴玉平;陈岚;张学连 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | G06F30/30 | 分类号： | G06F30/30 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 党丽;王宝筠 |
| 地址： | 100029 北京市朝阳*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种亚阈值电路设计的优化方法及装置，预先设置有不同阈值电压下的逻辑单元的查询数据，查询数据包括器件参数‑延时数据，在对待优化亚阈值电路进行延时分析之后，对于出现的延时不匹配的待优化路径，通过对路径内逻辑单元的器件参数的调整，进行延时优化，优化时通过预先设置的查询数据来确定调整的器件参数，同时，待优化延时电路中各逻辑单元采用不同阈值电压下器件参数进行变化，最终，以最小功耗时待优化延时电路中各逻辑单元对应的单元器件参数作为优化结果。这样，在延时优化的同时降低功耗。 | ||
| 搜索关键词： | 一种 阈值 电路设计 优化 方法 装置 | ||
【主权项】：
1.一种亚阈值电路设计的优化方法，其特征在于，预先获得不同阈值电压下逻辑单元的查询数据，所述查询数据包括器件参数‑延时数据，所述器件参数‑延时数据为变化的器件参数与相应的延时的映射数据，所述逻辑单元包括一个或多个电路单元；所述优化方法包括：对待优化亚阈值电路进行延时分析，以获得延时不匹配的待优化路径，所述待优化亚阈值电路由逻辑单元组成；通过对所述待优化路径内逻辑单元的器件参数的调整，进行所述待优化路径的延时优化，调整的器件参数根据所述查询数据确定，且所述待优化路径中各逻辑单元采用不同阈值电压下器件参数进行变化，以最小功耗时所述待优化路径中各逻辑单元对应的阈值电压及器件参数作为优化结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910435770.1/，转载请声明来源钻瓜专利网。
