[发明专利]利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法在审
申请号: | 201910449858.9 | 申请日: | 2019-05-28 |
公开(公告)号: | CN110211869A | 公开(公告)日: | 2019-09-06 |
发明(设计)人: | 王新强;刘放;沈波;吴洁君;荣新;郑显通;盛博文;盛珊珊 | 申请(专利权)人: | 北京大学 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;B82Y40/00 |
代理公司: | 北京万象新悦知识产权代理有限公司 11360 | 代理人: | 王岩 |
地址: | 100871*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法。本发明通过在氮化物外延结构与异质衬底间引入二维氮化硼BN插入层的方法,利用二维氮化硼BN插入层中原子层间弱分子键连接、易于释放应力等特点,实现氮化物外延结构中应力的可控调制,得到高晶体质量、高性能的氮化物外延结构;制备出的氮化物外延结构易于成核成长、缺陷密度低、晶体质量高;有效弛豫氮化物外延结构生长过程中的应力积聚和降温过程中的热应力积聚,避免氮化物外延结构生长及降温过程开裂,提高成品率;通过对二维氮化硼BN插入层结晶度、厚度和表面形貌的选择,在保证氮化物外延结构晶体质量的基础上实现对氮化物外延结构中应力的调制,重复性好。 | ||
搜索关键词: | 氮化物外延 二维氮化硼 插入层 弛豫 降温过程 调制 分子键连接 表面形貌 结构晶体 生长过程 应力积聚 成品率 高晶体 结晶度 热应力 原子层 衬底 成核 可控 异质 制备 积聚 释放 生长 引入 保证 | ||
【主权项】:
1.一种利用二维氮化硼插入层调制氮化物外延结构中应力的方法,其特征在于,所述方法包括以下步骤:1)根据所需要的氮化物外延结构,选择选择具有三重或者六重对称性的并与氮化物外延结构晶格失配和热失配均小于40%的材料作为异质衬底;2)根据氮化物外延结构与异质衬底间晶格失配和热失配程度,设计相应的二维氮化硼BN插入层的形貌、结晶度和厚度,其中,二维氮化硼插入层的形貌为表面具有褶皱,并且二维氮化硼插入层具有高度结晶度;3)采用薄膜沉积技术在三重或者六重对称性的异质衬底上控制生长温度,沉积形成二维氮化硼,通过控制二维氮化硼的沉积时间来控制二维氮化硼的厚度;4)通过高温热退火技术,通过控制退火时间和温度,在异质衬底上获得具有褶皱形貌和高度结晶度的二维氮化硼插入层;5)对二维氮化硼BN插入层表面进行洁净,并形成B‑O悬挂键;6)采用薄膜沉积技术或者气相外延技术,在二维氮化硼BN插入层的表面制备氮化物外延结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学,未经北京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910449858.9/,转载请声明来源钻瓜专利网。
- 上一篇:一种制备金-硒化银-磷酸铅异质结纳米薄膜的方法
- 下一篇:晶圆减薄方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造