[发明专利]一种基于FPGA的IP五元组匹配过滤实现方法在审
| 申请号： | 201910450488.0 | 申请日： | 2019-05-28 |
| 公开（公告）号： | CN110166300A | 公开（公告）日： | 2019-08-23 |
| 发明（设计）人： | 陈晖;王东锋;陈伟峰;张晓峰 | 申请（专利权）人： | 天津光电通信技术有限公司 |
| 主分类号： | H04L12/24 | 分类号： | H04L12/24;H04L12/851;G06F12/02 |
| 代理公司： | 天津中环专利商标代理有限公司 12105 | 代理人： | 王凤英 |
| 地址： | 300211*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的IP五元组匹配过滤实现方法。该方法将IP五元组划分为13个字节段，每个字节段作为地址访问FPGA内部一块RAM，每块RAM写地址为用户需求的IP五元组划分的13字节段，RAM写使能为用户何时进行配置，RAM写数据为1表示将该条IP五元组规则存入RAM中；RAM读地址为实际接收的IP五元组划分的13字节段，RAM读数据为0或1表示本RAM是否有匹配的字节段。将13块RAM的输出进行与运算，含义是只有当所有RAM对应的IP五元组字节段均匹配成功，该条IP五元组流才匹配成功。本发明解决了现有技术中IP五元组匹配过滤实现方法匹配速度慢、规则存储条数少、规则匹配冲突的问题。 | ||
| 搜索关键词： | 匹配 过滤 匹配成功 地址访问 规则存储 规则匹配 用户需求 读地址 读数据 写地址 写数据 与运算 块RAM 条数 输出 配置 冲突 | ||
【主权项】：
1.一种基于FPGA的IP五元组匹配过滤实现方法，其特征在于，该方法将IP五元组划分为13个字节段{porttype,srcip0.srcip1.srcip2.srcip3,dstip0.dstip1.dstip2.dstip3,srcport0.srcport1,dstport0. dstport1}，每个字节段作为地址访问FPGA内部一块BLOCK RAM；每块BLOCK RAM写地址为用户需求的IP五元组划分的13字节段，BLOCK RAM写使能为用户何时进行配置，BLOCK RAM写数据为1表示将该条IP五元组规则存入BLOCK RAM中；BLOCK RAM读地址为实际接收的IP五元组划分的13字节段，BLOCK RAM读数据为0或1表示本BLOCK RAM是否有匹配的字节段；将13块BLOCK RAM的输出进行与运算，含义是：只有当所有BLOCK RAM对应的IP五元组字节段均匹配成功，该条IP五元组流才匹配成功。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津光电通信技术有限公司，未经天津光电通信技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910450488.0/，转载请声明来源钻瓜专利网。
