[发明专利]基于FPGA的风电场实时仿真器模块级流水线设计方法

摘要

本发明的一种基于FPGA的风电场实时仿真器模块级流水线设计方法，基于风电场的拓扑结构和FPGA的硬件资源，将风电场划分为多个子系统，根据风电场的拓扑连接关系与FPGA的硬件资源，通过系统分割、并行求解以降低解算规模，并将分割后各子系统的计算任务以模块级流水线的形式进行求解，充分发挥了模块级流水线仿真求解的优势，在保证求解实时性的同时，有效地提升了基于FPGA的风电场实时仿真器的仿真能力，保证了仿真实时性。特别是针对更大规模风电场的实时仿真，通过采用模块级流水线的求解架构，可在满足实时仿真精度的前提下，有效节省实时仿真器的硬件仿真资源，为实现基于FPGA的更大规模风电场实时仿真奠定了基础。

主权项

1.一种基于FPGA的风电场实时仿真器模块级流水线设计方法，其特征在于，包括如下步骤：1)在基于FPGA的风电场实时仿真器的上位机中，将待仿真的风电场依据拓扑连接关系和FPGA的计算资源划分为N个子系统，其中N＞1且为正整数，设定实时仿真步长Δt，读取各子系统中电气元件的基本参数形成电气部分的节点电导矩阵，读取各子系统中风机模型的控制参数形成控制部分的计算矩阵，将各子系统的节点电导矩阵、控制部分计算矩阵以及各子系统中风机的启动转矩和风速两个运行参数信息下载至风电场实时仿真器的FPGA资源中；2)每个子系统的求解过程包括计算所有电气元件的历史项电流源、形成子系统历史项电流源列向量、计算子系统的节点电压列向量以及更新支路电压与支路电流四个阶段，第i个子系统完成第j个阶段的计算时间为Δs_i，j，i＝1，2，...，N，j＝1，2，3，4，设定仿真时段Δτ＝max(Δs_i，j)，max表示取最大值，每个仿真步长Δt共划分为个仿真时段，表示向下取整；3)初始化风电场实时仿真器，在仿真时刻为t＝0时启动仿真；4)仿真时间向前推进一个步长，t＝t+Δt；5)在t至t+Δτ的仿真时段内，实时仿真器自动更新仿真时段信息，从随机存取存储器RAM_p，1中读取第一个子系统的计算参数data_1，1，求解第一个子系统中所有电气元件的历史项电流源，并将第一个子系统在该仿真时段的计算结果写入随机存取存储器RAM_q，1中；6)在t+Δτ至t+2Δτ的仿真时段内，实时仿真器自动更新仿真时段信息，从随机存取存储器RAM_p，2中读取第一个子系统的计算参数data_1，2，形成第一个子系统的历史项电流源列向量，并将结果写入随机存取存储器RAM_q，2中；同时从随机存取存储器RAM_p，1中读取第二个子系统的计算参数data_2，1，求解第二个子系统中所有电气元件的历史项电流源，并将计算结果写入随机存取存储器RAM_q，1中；7)在t+2Δτ至t+3Δτ的仿真时段内，实时仿真器自动更新仿真时段信息，从随机存取存储器RAM_p，3中读取第一个子系统的计算参数data_1，3，求解第一个子系统的节点电压列向量，并将求解结果写入随机存取存储器RAM_q，3中；同时从随机存取存储器RAM_p，2中读取第二个子系统的计算参数data_2，2，形成第二个子系统的历史项电流源列向量，并将结果写入随机存取存储器RAM_q，2中；同时从随机存取存储器RAM_p，1中读取第三个子系统的计算参数data_3，1，求解第三个子系统中所有电气元件的历史项电流源，并将求解结果写入随机存取存储器RAM_q，1中；8)在t+(n‑1)Δτ至t+nΔτ的仿真时段内，实时仿真器自动更新仿真时段信息，从随机存取存储器RAM_p，4中读取第n‑3个子系统的计算参数data_n‑3，4，更新第n‑3个子系统的支路电压与支路电流，将更新结果写入随机存取存储器RAM_q，4中；同时从随机存取存储器RAM_p，3中读取第n‑2个子系统的计算参数data_n‑2，3，求解第n‑2个子系统的节点电压列向量，并将计算结果写入随机存取存储器RAM_q，3中；同时从随机存取存储器RAM_p，2中读取第n‑1个子系统的计算参数data_n‑1，2，形成第n‑1个子系统的历史项电流源列向量，并将结果写入随机存取存储器RAM_q，2中；同时从随机存取存储器RAM_p，1中读取第n个子系统的计算参数data_n，1，计算第n个子系统中所有电气元件的历史项电流源，并将计算结果写入随机存取存储器RAM_q，1中，直至最后一个子系统N完成第四求解阶段的计算并输出仿真结束信号end_cal_sig；9)判断物理时间是否达到仿真时间t，如达到仿真时间t，则进入下一步骤，否则实时仿真器待机至仿真时间t后，进入下一步骤；10)判断仿真时刻是否推进到仿真终了时刻T，如已推进到仿真终了时刻T，则仿真结束，否则返回步骤4)。