[发明专利]半导体器件和控制半导体器件的方法在审
| 申请号： | 201910453550.1 | 申请日： | 2019-05-28 |
| 公开（公告）号： | CN110609804A | 公开（公告）日： | 2019-12-24 |
| 发明（设计）人： | 藤井太郎;户井崇雄;田中照人;户川胜巳 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G06F15/177 | 分类号： | G06F15/177 |
| 代理公司： | 11256 北京市金杜律师事务所 | 代理人： | 李辉 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请的各实施例涉及半导体器件和控制半导体器件的方法。一种半导体器件包括：动态重新配置处理器，该动态重新配置处理器对顺序地输入的输入数据执行数据处理并顺序地输出数据处理的结果作为输出数据；加速器，包括并行算术部分，并行算术部分在来自动态重新配置处理器的输出数据与多个预定数据中的每个预定数据之间并行地执行算术操作；以及数据传输单元，该数据传输单元按顺序选择加速器的多个算术操作结果并将它们输出到动态重新配置处理器。 | ||
| 搜索关键词： | 重新配置 处理器 数据传输单元 半导体器件 并行算术 输出数据 预定数据 加速器 控制半导体器件 输出数据处理 算术操作结果 顺序选择 算术操作 数据处理 并行 输出 申请 | ||
【主权项】：
1.一种半导体器件，包括：/n数据处理单元，被配置为对顺序地输入的第一输入数据执行数据处理，并且顺序地输出第一输出数据作为所述数据处理的结果；/n加速器，具有并行算术部分，所述并行算术部分顺序地接收所述第一输出数据并且在所述第一输出数据与多个预定数据中的每个预定数据之间并行地执行算术操作；以及/n第一数据传输单元，被配置为接收所述加速器的多个算术操作结果，按顺序输出所述多个算术操作结果作为所述第一输入数据。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910453550.1/，转载请声明来源钻瓜专利网。
