[发明专利]一种具有高精度时间数字转换器的倍数延迟锁相环

摘要

本发明公开一种具有高精度时间数字转换器的倍数延迟锁相环，包含时间数字转换器处理模块、数模转换器、压控振荡器、分频器、数字控制电路和数据选择器，时间数字转换器处理模块设有依次相连的粗调时间数字转换器、数字时间转换器、减法器和脉冲缩小型时间数字转换器。本发明将高精度时间数字转换器模块应用于倍数延迟锁相环中，通过采样‑提取‑采样的方式，提高时间数字转换器的精度来改善量化噪声；使用脉冲缩小型时间数字转换器可省略时间放大器的使用以及上升和下降沿的撷取，直接将相位差输入至脉冲缩小型时间数字转换器进行第二次采样，不需要额外使用时间放大器将相位差放大，改善时间数字转换模块的线性度以及其输入范围。

主权项

1.一种具有高精度时间数字转换器的倍数延迟锁相环，包含时间数字转换器处理模块(11)、数模转换器(12)、压控振荡器(13)、分频器(16)、数字控制电路(14)和数据选择器(15)，其特征在于，所述时间数字转换器处理模块(11)设置有依次相连的粗调时间数字转换器(111)、数字时间转换器(112)、减法器(113)和脉冲缩小型时间数字转换器(114)；其中，所述粗调时间数字转换器(111)输入有倍数延迟锁相环的参考时钟信号(REF)和倍数延迟锁相环的上一反馈的输出信号(OUT)，并将该参考时钟信号(REF)和该输出信号(OUT)两者输入的时间差转换成对应的数字信号(Cout)并输出至所述数字时间转换器(112)，将该数字信号(Cout)还原成时域信号，所述数字时间转换器(112)将该还原后的时域信号输出至所述减法器(113)且与所述参考时钟信号(REF)进行相减得到所述粗调时间数字转换器(111)的相位差，所述减法器(113)将得到的相位差发送至所述脉冲缩小型时间数字转换器(114)得到脉冲输出信号(PSout)，最后将数字信号(Cout)和脉冲输出信号(PSout)送入所述数模转换器(12)得到模拟输出信号(DACsum)，用于控制与所述数模转换器(12)相连的压控振荡器(13)的输出信号的频率。