[发明专利]一种多相时钟产生电路有效
| 申请号： | 201910502897.0 | 申请日： | 2019-06-11 |
| 公开（公告）号： | CN110299911B | 公开（公告）日： | 2021-01-22 |
| 发明（设计）人： | 朱樟明;刘马良;高吉;肖金海;杨银堂 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | H03L7/081 | 分类号： | H03L7/081;H03L7/18 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 张捷 |
| 地址： | 710071*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于电子电路技术领域，具体涉及一种多相时钟产生电路，包括：时钟信号输出端，用于产生高频时钟信号；控制信号输出端，用于产生控制信号；时钟恢复模块，用于接收高频时钟信号的幅度，并产生恢复高频时钟信号；时钟分频模块，用于将恢复高频时钟信号转换为分频时钟信号；移相模块，根据恢复时钟信号对分频时钟信号的相位进行移相，产生时钟相位信号；相位选择内插模块，根据控制信号对时钟相位信号进行选择、内插操作得到目的时钟信号。本发明通过对外部输入时钟进行相位内插的方式产生多相时钟，其中时钟分频模块、相位选择内插模块都为数字逻辑实现，具有功耗低、空占比不变的有益效果。 | ||
| 搜索关键词： | 一种 多相 时钟 产生 电路 | ||
【主权项】：
1.一种多相时钟产生电路，其特征在于，包括：时钟信号输出端(10)，用于产生高频时钟信号CLK；控制信号输出端(80)，用于产生控制信号；时钟恢复模块(20)，所述时钟恢复模块(20)与时钟信号输出端(10)连接，用于接收高频时钟信号CLK，并根据高频时钟信号CLK产生恢复高频时钟信号；时钟分频模块(30)，所述时钟分频模块(30)与时钟恢复模块(20)连接，用于将恢复高频时钟信号转换为分频时钟信号；移相模块(40)，所述移相模块(40)与时钟恢复模块(20)连接，所述移相模块(40)还与时钟分频模块(30)连接，根据所述恢复高频时钟信号对分频时钟信号的相位进行移相，产生时钟相位信号；相位选择内插模块(60)，所述相位选择内插模块(60)与移相模块(40)连接，所述相位选择内插模块(60)还与所述控制信号输出端(80)连接，根据控制信号和时钟相位信号得到目的时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910502897.0/，转载请声明来源钻瓜专利网。
