[发明专利]蚀刻方法有效
| 申请号： | 201910508471.6 | 申请日： | 2016-04-21 |
| 公开（公告）号： | CN110246760B | 公开（公告）日： | 2023-02-17 |
| 发明（设计）人： | 富永翔;高山航;五十岚義树 | 申请（专利权）人： | 东京毅力科创株式会社 |
| 主分类号： | H01L21/3065 | 分类号： | H01L21/3065;H01L21/311 |
| 代理公司： | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人： | 刘新宇;李茂家 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | [课题]提供一种蚀刻方法，目的在于缩短对不同种类的蚀刻对象膜进行蚀刻时的加工时间、提高生产率。[解决手段]一种蚀刻方法，其为在内部具有下部电极的处理容器内对基板进行蚀刻的方法，所述基板具有：由氧化硅膜形成的单层膜；和、将氧化硅膜与氮化硅膜层叠而得到的层叠膜，所述方法具备：将所述基板载置于所述下部电极的工序；将所述下部电极设定为‑30℃以下的工序；以及在所述处理容器内，利用由含氢气体和含氟气体生成的等离子体对所述单层膜和所述层叠膜进行蚀刻的工序，所述单层膜的蚀刻速率相对于所述层叠膜的蚀刻速率为0.8～1.2倍。 | ||
| 搜索关键词： | 蚀刻 方法 | ||
【主权项】：
1.一种蚀刻方法，其为在内部具有下部电极的处理容器内对基板进行蚀刻的方法，所述基板具有：由氧化硅膜形成的单层膜；和、将氧化硅膜与氮化硅膜层叠而得到的层叠膜，所述方法具备：将所述基板载置于所述下部电极的工序；将所述下部电极设定为‑30℃以下的工序；以及在所述处理容器内，利用由含氢气体和含氟气体生成的等离子体对所述单层膜和所述层叠膜进行蚀刻的工序，所述单层膜的蚀刻速率相对于所述层叠膜的蚀刻速率为0.8～1.2倍。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社，未经东京毅力科创株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910508471.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种闪存器件的制备方法
- 下一篇：一种去除晶圆背面氮化硅薄膜的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
