[发明专利]用于苛刻介质的基于CMOS的器件

摘要

本申请公开了用于苛刻介质的基于CMOS的器件。一种半导体器件(100)，包括：第一掺杂半导体层(112)、第二掺杂半导体层(122)、氧化物层(127)，并且包括互连(129)，该氧化物层(127)覆盖第一掺杂半导体层(112)和第二掺杂半导体层(122)；第一掺杂半导体层借助互连(129)与第二掺杂半导体层(122)电连接，该互连(129)跨越第二掺杂半导体层(122)的侧壁(133)；互连包括所述氧化物层(127)中的金属填充的狭缝(123)；至少一个电子组件(115)，被形成在第一半导体层(112)和/或第二半导体层(122)中；该半导体器件还包括钝化层(128)，该钝化层(128)覆盖第一掺杂半导体层(112)、第二掺杂半导体层(122)和氧化物层(127)。

主权项

1.一种半导体器件(100)，包括：/n第一掺杂半导体层(112)、第二掺杂半导体层(122)、氧化物层(127)，并且包括互连(129)，所述氧化物层(127)覆盖所述第一掺杂半导体层(112)和所述第二掺杂半导体层(122)，/n其中，所述互连的第一部分与所述第一掺杂半导体层(112)电连接，并且所述互连的第二部分与所述第二掺杂半导体层(122)电连接，并且其中，所述互连在所述第一部分与所述第二部分之间的部分跨越所述第二掺杂半导体层(122)的侧壁(133)，其中，所述互连包括所述氧化物层(127)中的金属填充的狭缝(123)，并且其中，至少一个电子组件(115)被形成在所述第一半导体层(112)和/或所述第二半导体层(122)中，/n所述半导体器件还包括钝化层(128)，所述钝化层(128)覆盖所述第一掺杂半导体层(112)、所述第二掺杂半导体层(122)和所述氧化物层(127)。/n