[发明专利]一种锁相环锁定方法、锁相环电路及通信收发系统

摘要

本发明公开了一种锁相环锁定方法、锁相环电路及通信收发系统，可编程分频器PDIV产生分频反馈信号接入初始相位对齐器IPA中的初始相位检测器IPD的反馈输入端，参考信号输入该初始相位检测器IPD的参考时钟输入端，该初始相位检测器IPD识别出该反馈信号和参考信号的相位差值，初始相位对齐器IPA中的第一有限状态机FSM接收该初始相位检测器IPD产生的与该相位差值对应数字结果，该第一有限状态机FSM累加该数字结果后控制初始相位对齐器IPA中的第一数字时间转换器DTC对该反馈信号或者该参考信号进行延时，解决了高频率低抖动要求下锁相环延缓锁定时间的问题，使得锁相环的鉴反区域的时间变短，锁相环很快进入正常的工作区域。

主权项

1.一种锁相环电路，其特征在于：包括初始相位对齐器IPA、鉴相鉴频器PFD、电荷泵CHP、低通滤波器LPF、压控振荡器VCO和可编程分频器PDIV；其中，所述初始相位对齐器IPA与所述鉴相鉴频器PFD连接，所述鉴相鉴频器PFD与所述电荷泵CHP连接，所述电荷泵CHP与所述低通滤波器LPF连接，所述低通滤波器LPF与所述压控振荡器VCO连接，所述压控振荡器VCO和所述可编程分频器PDIV连接，所述可编程分频器PDIV与所述初始相位对齐器IPA连接；所述初始相位对齐器IPA包括初始相位检测器IPD、第一有限状态机FSM和第一数字时间转换器DTC，所述初始相位检测器IPD与所述第一有限状态机FSM连接，所述第一有限状态机FSM与所述第一数字时间转换器DTC连接，其中，所述可编程分频器PDIV产生分频反馈信号接入所述初始相位检测器IPD的反馈输入端，参考信号输入所述初始相位检测器IPD的参考时钟输入端，所述初始相位检测器IPD识别出所述反馈信号和所述参考信号的相位差值，所述第一有限状态机FSM接收所述初始相位检测器IPD产生的与所述相位差值对应数字结果，所述第一有限状态机FSM累加所述数字结果后控制第一数字时间转换器DTC对所述反馈信号或者所述参考信号进行延时。