[发明专利]用于人工神经网络的差分非易失性存储器单元有效
| 申请号： | 201910531149.5 | 申请日： | 2019-06-19 |
| 公开（公告）号： | CN110782027B | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | P·F·邱;W·H·崔;马雯;M·卢克博登 | 申请（专利权）人： | 闪迪技术有限公司 |
| 主分类号： | G06N3/065 | 分类号： | G06N3/065;G06N3/08;G11C11/54;G11C13/00;G11C16/04 |
| 代理公司： | 北京纪凯知识产权代理有限公司 11245 | 代理人： | 张颖 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明题为“用于人工神经网络的差分非易失性存储器单元”。非易失性存储器阵列架构用于实现神经网络(BNN)的用途允许在所述存储器阵列内执行矩阵乘法和累加。用于存储神经网络的权重的单位突触由两个单独存储器单元的差分存储器单元形成，诸如具有可编程电阻的存储器单元，每个存储器单元连接在字线对中的对应一者与共享位线之间。将输入作为具有电压值的模式施加在连接到所述单位突触的字线对上，以通过确定所述共享位线上的电压电平来执行所述输入与所述权重的乘法。此类乘法的结果由感测放大器来确定，且所述结果由累积电路进行累加。 | ||
| 搜索关键词： | 用于 人工 神经网络 非易失性存储器 单元 | ||
【主权项】：
1.一种装置，包括：/n非易失性存储器单元阵列，所述非易失性存储器单元阵列包括第一位线、多个字线对和多个非易失性存储器单元对，字线对的每个字线由对应存储器单元对的所述存储器单元之一连接到所述第一位线；/n一个或多个控制电路，所述一个或多个控制电路连接到所述非易失性存储器单元阵列，所述一个或多个控制电路被配置为：/n接收一个或多个二进制输入；/n向所述多个字线对的对应一个或多个选定字线对施加一个或多个电压模式，每个电压模式对应于所述二进制输入之一，所述二进制输入的第一值对应于所述选定字线对中的第一字线上的高电压电平和所述字线对中的第二字线上的低电压电平，并且所述二进制输入的第二值对应于所述选定字线对中的所述第一字线上的所述低电压电平和所述字线对中的所述第二字线上的所述高电压电平；并且/n响应于向所述对应一个或多个选定字线对施加所述一个或多个电压模式而确定所述第一位线上的电压电平。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于闪迪技术有限公司，未经闪迪技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910531149.5/，转载请声明来源钻瓜专利网。
