[发明专利]集成芯片及其测试方法在审
| 申请号： | 201910539980.5 | 申请日： | 2019-06-20 |
| 公开（公告）号： | CN110196388A | 公开（公告）日： | 2019-09-03 |
| 发明（设计）人： | 夏云飞;吕平;刘勤让;朱珂;李沛杰;杨堃;刘冬培;徐庆阳;汪欣;张丽;陈艇;徐立明;王晓雪;李晓洁;丁旭 | 申请（专利权）人： | 天津市滨海新区信息技术创新中心;天津芯海创科技有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28;G01R31/317;G01R31/3185 |
| 代理公司： | 北京超凡宏宇专利代理事务所(特殊普通合伙) 11463 | 代理人： | 刘亚飞 |
| 地址： | 300457 天津市滨海新区经*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种集成芯片及其测试方法，涉及集成芯片技术领域，该集成芯片包括：低速通用接口、eFPGA电路和至少一个功能电路；低速通用接口与eFPGA电路相连，且eFPGA电路与每个功能电路均相连；低速通用接口用于接收外接的智能终端发送的测试文件，并将测试文件发送给eFPGA电路；eFPGA电路用于基于接收到的测试文件获取目标功能电路的测试信号，并将获取的测试信号反馈给低速通用接口；低速通用接口还用于将接收到的测试信号发送至智能终端，以使智能终端基于测试信号得到目标功能电路的功能测试结果。本发明可以有效减少功能测试所需的IO接口数量，还可以有效缓解芯片信号速率对功能测试的限制。 | ||
| 搜索关键词： | 通用接口 电路 集成芯片 测试文件 测试信号 功能电路 智能终端 功能测试 测试信号发送 功能测试结果 测试 获取目标 目标功能 芯片信号 有效缓解 有效减少 外接 发送 反馈 | ||
【主权项】：
1.一种集成芯片，其特征在于，包括：低速通用接口、eFPGA电路和至少一个功能电路；所述低速通用接口与所述eFPGA电路相连，且所述eFPGA电路与每个所述功能电路均相连；其中，所述低速通用接口用于接收外接的智能终端发送的测试文件，并将所述测试文件发送给所述eFPGA电路；所述eFPGA电路用于基于接收到的所述测试文件获取目标功能电路的测试信号，并将获取的所述测试信号反馈给所述低速通用接口；其中，所述目标功能电路为所述测试文件待测的功能电路；所述低速通用接口还用于将接收到的所述测试信号发送至所述智能终端，以使所述智能终端基于所述测试信号得到所述目标功能电路的功能测试结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津市滨海新区信息技术创新中心;天津芯海创科技有限公司，未经天津市滨海新区信息技术创新中心;天津芯海创科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910539980.5/，转载请声明来源钻瓜专利网。
