[发明专利]与PSRAM存储器连接的FPGA及存储系统有效
| 申请号： | 201910546627.X | 申请日： | 2019-06-24 |
| 公开（公告）号： | CN110347621B | 公开（公告）日： | 2020-09-29 |
| 发明（设计）人： | 汤博先;刘烈;韩志伟 | 申请（专利权）人： | 广东高云半导体科技股份有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16 |
| 代理公司： | 深圳众鼎专利商标代理事务所(普通合伙) 44325 | 代理人： | 黄章辉 |
| 地址： | 510000 广东省广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种与PSRAM存储器连接的FPGA及存储系统，能够使用户层通过FPGA与PSRAM进行相互通信，FPGA包括控制器和物理层接口模块，控制器连接用户设计模块，物理层接口模块连接PSRAM存储器，控制器接收来自用户层的命令，通过物理层接口模块向PSRAM存储器的接口提供满足时序与顺序要求的信号，本发明通过与PSRAM存储器连接，可以控制产品成本、简化控制逻辑和减小芯片面积，同时达到高速传输的目的。 | ||
| 搜索关键词： | psram 存储器 连接 fpga 存储系统 | ||
【主权项】：
1.一种与PSRAM存储器连接的FPGA，其特征在于，所述FPGA包括控制器和物理层接口模块，所述控制器连接用户设计模块，所述物理层接口模块连接PSRAM存储器；所述控制器获取所述用户设计模块发送的写数据命令、地址以及写数据信息，将所述写数据命令和所述地址进行处理后发送至所述物理层接口模块，并将所述写数据信息进行处理后发送至所述物理层接口模块；所述物理层接口模块根据所述写数据命令对所述写数据信息进行缓存处理后，将所述写数据信息、所述写数据命令以及所述地址进行时钟域转换后发送给所述PSRAM存储器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东高云半导体科技股份有限公司，未经广东高云半导体科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910546627.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种FPGA电路和系统
- 下一篇：一种多接口协议双向转换装置及实现方法
