[发明专利]半导体器件、控制系统和半导体器件的控制方法有效
| 申请号： | 201910548857.X | 申请日： | 2019-06-24 |
| 公开（公告）号： | CN110658988B | 公开（公告）日： | 2023-08-11 |
| 发明（设计）人： | 早川雄贵;加谷俊之;芝原真一 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G06F3/06 | 分类号： | G06F3/06;G06F11/10 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 李辉;董典红 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及半导体器件、控制系统和半导体器件的控制方法。半导体器件包括第一CPU和第二CPU、用于控制侦听操作的第一SPU和第二SPU、支持功能安全标准的ASIL D的控制器以及存储器。当软件锁定步骤未被执行时，控制器向第一SPU和第二SPU设置允许侦听操作。当软件锁定步骤被执行时，控制器向第一SPU和第二SPU设置禁止侦听操作。第一CPU执行用于软件锁定步骤的第一软件，并将执行结果写入存储器的第一区域。第二CPU执行用于软件锁定步骤的第二软件，并将执行结果写入存储器的第二区域。将写入第一区域的执行结果与写入第二区域的执行结果进行比较。 | ||
| 搜索关键词： | 半导体器件 控制系统 控制 方法 | ||
【主权项】：
1.一种半导体器件，包括：/n第一处理器，包括第一高速缓冲存储器，并且执行软件锁定步骤；/n第二处理器，包括第二高速缓冲存储器，并且执行所述软件锁定步骤；/n存储器，包括第一区域、第二区域和第三区域；/n第一侦听控制电路，耦合到所述第一处理器和所述存储器，并且控制所述第一处理器对所述第二高速缓冲存储器的第一侦听操作；/n第二侦听控制电路，耦合到所述第二处理器和所述存储器，并且控制所述第二处理器对所述第一高速缓冲存储器的第二侦听操作；以及/n控制器，控制所述第一侦听控制电路和所述第二侦听控制电路，/n其中所述控制器：/n当所述软件锁定步骤不被执行时，允许所述第一侦听控制电路和所述第二侦听控制电路分别执行所述第一侦听操作和所述第二侦听操作；以及/n当所述软件锁定步骤被执行时，禁止所述第一侦听控制电路和所述第二侦听控制电路分别执行所述第一侦听操作和所述第二侦听操作，/n其中，所述第一处理器：/n执行用于所述软件锁定步骤的第一软件；以及/n在所述第一区域中写入所述第一软件的第一执行结果，/n其中，所述第二处理器：/n执行用于所述软件锁定步骤的第二软件；以及/n在所述第二区域中写入所述第二软件的第二执行结果，/n其中，将写入所述第一区域的所述第一执行结果与写入所述第二区域的所述第二执行结果进行比较。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910548857.X/，转载请声明来源钻瓜专利网。
