[发明专利]浅沟槽隔离结构的形成方法及存储器件的形成方法有效
| 申请号： | 201910550301.4 | 申请日： | 2019-06-24 |
| 公开（公告）号： | CN110265352B | 公开（公告）日： | 2021-03-09 |
| 发明（设计）人： | 薛广杰;李赟;周俊 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/67;H01L27/11521 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种浅沟槽隔离结构的形成方法及存储器件的形成方法，提供衬底及覆盖衬底的掩模层，然后刻蚀掩模层及部分厚度的衬底，以形成至少一个隔离沟槽；利用高深宽比工艺形成填充隔离沟槽并延伸覆盖掩模层的介质层，其中，所述介质层包括第一介质层及覆盖所述第一介质层的第二介质层，所述第一介质层的顶面高于所述衬底且低于所述掩模层的顶面，由于形成所述第二介质层的高深宽比工艺中含硅气体的流量小于形成所述第二介质层的高深宽比工艺中含硅气体的流量，所以在填充隔离沟槽的槽口附近时，由于高深宽比工艺中含硅气体的流量较小，填充能力较好，能够避免隔离沟槽的槽口附近产生孔隙，进而提高了半导体存储器件的性能。 | ||
| 搜索关键词： | 沟槽 隔离 结构 形成 方法 存储 器件 | ||
【主权项】：
1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：提供一衬底，所述衬底上形成有一掩模层；刻蚀所述掩模层及部分厚度的所述衬底，以在所述衬底及所述掩模层中形成至少一个隔离沟槽；利用高深宽比工艺形成介质层，所述介质层填充所述隔离沟槽并延伸覆盖所述掩模层，其中，所述介质层包括第一介质层及覆盖所述第一介质层的第二介质层，所述第一介质层的顶面高于所述衬底且低于所述掩模层的顶面，且形成所述第二介质层的高深宽比工艺中含硅气体的流量小于形成所述第二介质层的高深宽比工艺中含硅气体的流量。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910550301.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种太阳能电池片的生产设备
- 下一篇：沟槽隔离结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
