[发明专利]芯片设计中修复时序违例的方法及系统

摘要

本发明公开了芯片设计中修复时序违例的方法及系统，涉及集成电路设计技术领域。所方法包括步骤：从时序违例的路径中选取目标修复路径，抓取目标修复路径上所有的基本单元和其对应的延时值并进行排序，根据排序依次选取其中的基本单元作为目标单元；判断前述违例是建立时间违例还是保持时间违例，基于不影响其他时序路径的规则对目标单元进行依次替换，获取满足要求的修复操作；将修复操作转换为布局布线工具能够识别的操作命令，并在布局布线工具上执行上述操作，验证上述操作后的时序分析结果满足时序要求的情况下结束修复。本发明进行时序违例修复时无需重新布局布线，能够快速迭代实现时序的收敛。

主权项

1.一种芯片设计中修复时序违例的方法，其特征在于包括如下步骤：/n步骤100，芯片布局布线后，基于时序分析工具进行时序分析获取所有时序违例的路径；/n步骤200，按照违例值从大到小排序，选取最大违例值对应路径为目标修复路径；/n步骤300，抓取前述目标修复路径的数据路径上所有的基本单元和其对应的延时值，按照延时值进行排序，根据排序依次选取其中的基本单元作为目标单元；/n步骤400，判断前述目标修复路径的违例是建立时间违例还是保持时间违例并分别修复；修复时，基于不影响其他时序路径的规则对目标单元进行依次替换，直至时序收敛或者所有目标单元完全替换后，获取上述所有修复操作；/n步骤500，将前述修复操作转换为布局布线工具能够识别的操作命令，并基于此版布局布线数据在布局布线工具上执行上述操作；/n步骤600，验证上述操作后的时序分析结果是否满足时序要求，不满足的情况下回归步骤200，满足的情况下结束修复。/n