[发明专利]快速响应的运算放大器

摘要

本发明公开一种运算放大器，其包括：PMOS晶体管MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、NMOS晶体管MN1、MN2以及电流源I1、I2、I3。这样，所述运算放大器100包含两个放大级，因此有两级增益，这样比单级放大器的增益高。此外，本发明中增加了晶体管MP4、MP3、MP7提供了附加的大信号通路，直接影响第一输出端和第二输出端VON和VOP，缩短了信号路径，因此能有助于提高运算放大器的输出响应速度。

主权项

1.一种运算放大器，其特征在于，其包括：PMOS晶体管MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、NMOS晶体管MN1、MN2以及电流源I1、I2、I3，其中晶体管MP5、MP6、MP7、MP8、MP9的源极与电源端相连，晶体管MP5、MP6、MP7、MP8、MP9的栅极相互连接后与晶体管MP5的漏极相连，所述电流源I1的电流输入端与晶体管MP5的漏极相连，所述电流源I1的电流输出端与接地端相连，晶体管MN2的漏极与晶体管MP6的漏极相连后作为第一输出端VON，晶体管MN2的源极与接地端相连，晶体管MN1的漏极与晶体管MP9的漏极相连后作为第二输出端VOP，晶体管MN1的源极与接地端相连，晶体管MP1的栅极作为第一输入端IN，晶体管MP2的栅极作为第二输入端IP，晶体管MP1的源极与晶体管MP2的源极相连后与晶体管MP8的漏极相连，晶体管MP1的漏极与所述电流源I2的电流输入端相连，晶体管MP2的漏极与所述电流源I3的电流输入端相连，所述电流源I2和I3的电流输出端均与接地端相连，晶体管MP3的源极与晶体管MP4的源极相连后与晶体管MP7的漏极相连，晶体管MP3的栅极与第一输入端IN相连，晶体管MP4的栅极与第二输入端IP相连，晶体管MP3的漏极与第二输出端VOP相连，晶体管MP4的漏极与第一输出端VON相连。