[发明专利]三维势垒限制的硅基杂质原子晶体管及其制备方法

摘要

一种三维势垒限制的硅基杂质原子晶体管及其制备方法，该杂质原子晶体管至少包括：一源区硅电导台面与一漏区硅电导台面，对称分布于一SOI基片之上；一硅纳米线结构，位于SOI基片之上，连接源区硅电导台面与漏区硅电导台面；氧化物薄层，制备于源区硅电导台面、漏区硅电导台面和硅纳米线结构的表面；一U型双栅条电极结构，覆于硅纳米线结构的氧化物薄层上，并垂直于硅纳米线结构；一单栅条电极结构，覆于硅纳米线结构的氧化物薄层上，垂直于硅纳米线方向，位于U型双栅条电极结构中两个栅条的中间。本发明提供的三维势垒限制的硅基杂质原子晶体管，通过U型双栅条电极结构，加强杂质原子量子点的三维势垒限制，有效提高工作温度。

主权项

1.一种三维势垒限制的硅基杂质原子晶体管，至少包括：一源区硅电导台面(13)、一漏区硅电导台面(14)，对称分布于一SOI(00)衬底之上；一硅纳米线结构(12)，位于所述SOI基片之上，连接所述源区硅电导台面(13)与所述漏区硅电导台面(14)；氧化物薄层，制备于所述源区硅电导台面(13)、所述漏区硅电导台面(14)和所述硅纳米线结构(12)的表面；一U型双栅条电极结构(15)，覆于所述硅纳米线结构(12)的氧化物薄层表面，并垂直于所述硅纳米线结构(12)；以及一单栅条电极结构(16)，覆于所述硅纳米线结构(12)的氧化物薄层上，垂直于所述硅纳米线(12)方向，位于所述U型双栅条电极结构(15)中两个栅条的中间。