[发明专利]计算优化机制有效
| 申请号： | 201910576830.1 | 申请日： | 2018-04-23 |
| 公开（公告）号： | CN110288509B | 公开（公告）日： | 2023-05-09 |
| 发明（设计）人： | A·R·阿普;A·考克;L·L·赫德;D·金;M·B·麦克弗森;J·C·韦斯特;陈峰;F·阿赫巴里;N·斯里尼瓦萨;N·R·萨蒂什;J·雷;P·T·唐;M·S·斯特里克兰;陈晓明;姚安邦;T·史佩斯曼 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06T1/20 | 分类号： | G06T1/20;G06N3/02 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种用于促进计算优化的装置。该装置包括分类逻辑，该分类逻辑用于基于浮点线程操作的位深度将处理线程分类到数个线程组中。 | ||
| 搜索关键词： | 计算 优化 机制 | ||
【主权项】：
1.一种图形处理器，包括：存储器控制器：第二级(L2)高速缓存存储器，与所述存储器控制器耦合；以及多处理器，耦合到所述存储器控制器，所述多处理器具有包括硬件多线程的单指令多线程(SIMT)架构，所述多处理器包括调度器、多个处理核、以及耦合到所述多个处理核的共享存储器，其中，所述调度器用于调度指令以用于由所述多个处理核执行，并且所述多个处理核包括混合精度核以用于响应于所述指令执行混合精度多维矩阵乘法和累积操作，其中，为了执行所述混合精度多维矩阵乘法和累积操作，所述混合精度核用于执行操作D＝A*B+C，其中，A、B、C和D是矩阵元素，A和B是16位浮点元素，并且C被选择为16位浮点元素或32位浮点元素。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910576830.1/，转载请声明来源钻瓜专利网。
