[发明专利]用于抑制锁相环输出时钟杂散的控制方法及电路有效
| 申请号： | 201910577504.2 | 申请日： | 2019-06-28 |
| 公开（公告）号： | CN110311674B | 公开（公告）日： | 2023-07-14 |
| 发明（设计）人： | 成俊;陈婷 | 申请（专利权）人： | 西安紫光国芯半导体有限公司 |
| 主分类号： | H03L7/089 | 分类号： | H03L7/089;H03L7/099;H03L7/093 |
| 代理公司： | 西安智邦专利商标代理有限公司 61211 | 代理人： | 王少文 |
| 地址： | 710055 陕西省西安市高新区软件*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种锁相环电路，具体涉及一种用于抑制锁相环输出时钟杂散的控制方法及电路；解决了现有锁相环对杂散的抑制不够强，不能满足人们的需求的技术问题。本发明的技术解决方案是：一种用于抑制锁相环输出时钟杂散的控制方法，包括以下步骤：1)电荷泵产生输入信号Vcp；2)使用第一低通滤波器对所述输入信号Vcp进行低通滤波处理；3)使用纹波抑制模块对低通滤波处理后的信号进行纹波抑制，输出压控振荡器的控制信号Vctrl；4)压控振荡器根据控制信号Vctrl产生输出时钟的频率，所述频率即为锁相环输出时钟的频率。本发明较之现有技术，能够更好的抑制锁相环输出时钟的杂散。同时本发明还提供了一种用于抑制锁相环输出时钟杂散的控制电路。 | ||
| 搜索关键词： | 用于 抑制 锁相环 输出 时钟 控制 方法 电路 | ||
【主权项】：
1.一种用于抑制锁相环输出时钟杂散的控制方法，其特征在于，包括以下步骤：1)电荷泵产生输入信号Vcp；2)使用第一低通滤波器对所述输入信号Vcp进行低通滤波处理；3)使用纹波抑制模块对低通滤波处理后的信号进行纹波抑制，输出压控振荡器的控制信号Vctrl；4)压控振荡器根据控制信号Vctrl产生输出时钟的频率，所述频率即为锁相环输出时钟的频率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安紫光国芯半导体有限公司，未经西安紫光国芯半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910577504.2/，转载请声明来源钻瓜专利网。
