[发明专利]应用于FPGA内部模块数据交换的系统有效
| 申请号： | 201910581899.3 | 申请日： | 2019-06-30 |
| 公开（公告）号： | CN110362527B | 公开（公告）日： | 2023-06-30 |
| 发明（设计）人： | 刘超;孙宏伟;邹金欣;周睿 | 申请（专利权）人： | 中国船舶集团有限公司第七一六研究所;江苏杰瑞科技集团有限责任公司 |
| 主分类号： | G06F15/163 | 分类号： | G06F15/163;G06F8/30 |
| 代理公司： | 南京理工大学专利中心 32203 | 代理人： | 朱宝庆 |
| 地址： | 222061 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种应用于FPGA内部模块数据交换的系统，包括data_in功能模块、data_out功能模块、module1文件模块、module2文件模块及overall顶层文件模块。各文件结构层次从顶层向下依次为顶层文件overall、元件module1及实例module1和元件module2及实例module2、元件data_in及实例和元件data_out及实例(data4_out和data6_out)。地址总线address、数据总线data、写信号wr、读信号rd、时钟clk及复位reset通过端口映射的方式贯穿了从顶层向下的各文件结构。 | ||
| 搜索关键词： | 应用于 fpga 内部 模块 数据 交换 系统 | ||
【主权项】：
1.一种应用于FPGA内部模块数据交换的系统，其特征在于，包括data_in功能模块、data_out功能模块、module1文件模块、module2文件模块及overall顶层文件模块；其中data_in功能模块实现数据总线data及地址总线address向module1文件模块、module2文件模块进行数据传递与地址映射，data_out功能模块实现module1文件模块、module2文件模块向数据总线data及地址总线address进行数据传递与地址映射，module1文件模块、module2文件模块分别实现特定的功能，overall顶层文件模块通过数据总线、地址总线及各读写时序控制端口等与外部控制器直接进行数据交换，同时通过数据总线、地址总线、各读写时序控制端口及寄存器等与内部各功能模块实现数据的交换。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国船舶集团有限公司第七一六研究所;江苏杰瑞科技集团有限责任公司，未经中国船舶集团有限公司第七一六研究所;江苏杰瑞科技集团有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910581899.3/，转载请声明来源钻瓜专利网。
