[发明专利]基于FPGA的异步串行数据交换系统及方法有效

专利信息
申请号: 201910581916.3 申请日: 2019-06-30
公开(公告)号: CN110377549B 公开(公告)日: 2023-04-07
发明(设计)人: 刘超 申请(专利权)人: 中国船舶集团有限公司第七一六研究所;江苏杰瑞科技集团有限责任公司
主分类号: G06F13/40 分类号: G06F13/40;G06F13/42
代理公司: 南京理工大学专利中心 32203 代理人: 朱宝庆
地址: 222061 *** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种基于FPGA的异步串行数据交换系统,包括FPGA、施密特反相器、差分总线收发器和串行外设接口;其中施密特反相器的输出端Y1接FPGA的输入端Sin,施密特反相器的输出端Y0和输入端A1连接,FPGA的输出端En分别接差分总线收发器的输入端DE和输入端DE_N,FPGA的输出端Sout接差分总线收发器输入端D,差分总线收发器输出端G接施密特反相器输入端A0,差分总线收发器的VCC端通过第一保险丝接串行外设接口第一输入引脚,差分总线收发器的输出端A接串行外设接口的第二输入引脚,差分总线收起器的输入端B接串行外设接口的第三输出引脚,差分总线收发器的GND端接串行外设接口的第四引脚。
搜索关键词: 基于 fpga 异步 串行 数据 交换 系统 方法
【主权项】:
1.一种基于FPGA的异步串行数据交换系统,其特征在于,包括FPGA、施密特反相器、差分总线收发器和串行外设接口;其中施密特反相器的输出端Y1接FPGA的输入端Sin,施密特反相器的输出端Y0和输入端A1连接,FPGA的输出端En通过第一电阻(R1)接地且还分别接差分总线收发器的输入端DE和输入端DE_N,FPGA的输出端Sout接差分总线收发器输入端D,差分总线收发器输出端G通过第二电阻(R2)接工作电压5V且还接施密特反相器输入端A0,差分总线收发器的VCC端通过第一保险丝接串行外设接口第一输入引脚,差分总线收发器的输出端A接串行外设接口的第二输入引脚,差分总线收起器的输入端B接串行外设接口的第三输出引脚,差分总线收发器的GND端接串行外设接口的第四引脚,差分总线收发器的VCC端和输出端A之间串联第三电阻(R3),差分总线收发器的输出端A和输出端B之间串联第五电阻(R5),差分总线收发器的输出端B和GND段串联第四电阻(R4)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国船舶集团有限公司第七一六研究所;江苏杰瑞科技集团有限责任公司,未经中国船舶集团有限公司第七一六研究所;江苏杰瑞科技集团有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910581916.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top