[发明专利]基于PowerPC控制的SRAM型FPGA可靠加载与防错设计方法有效

专利信息
申请号: 201910587818.0 申请日: 2019-07-02
公开(公告)号: CN110457149B 公开(公告)日: 2023-09-05
发明(设计)人: 董鹏伟;刘申豫;杜丙伟 申请(专利权)人: 中国航空工业集团公司雷华电子技术研究所
主分类号: G06F11/07 分类号: G06F11/07;G06F8/654
代理公司: 北京清大紫荆知识产权代理有限公司 11718 代理人: 彭一波
地址: 214063 江*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 公开了一种基于PowerPC控制的SRAM型FPGA可靠加载与防错设计方法。所述方法用于将配置文件加载到SRAM型FPGA中,所述方法包括:将FPGA配置文件和回读文件经由PowerPC处理器的网络接口从主控机传输到PowerPC处理器;将传输到所述PowerPC处理器的FPGA配置文件和回读文件存储到RAM中;根据FPGA的SelectMAP并行加载时序,将配置文件加载到SRAM型FPGA中并返回回读数据;以及将所述回读数据与所述回读文件进行比较,当所述回读数据与所述回读文件一致时,监测所述FPGA的单粒子翻转检测信号;以及当所述回读数据与所述回读文件不一致时,重新加载所述配置文件。
搜索关键词: 基于 powerpc 控制 sram fpga 可靠 加载 设计 方法
【主权项】:
1.一种基于PowerPC控制的SRAM型FPGA可靠加载与防错设计方法,所述方法用于将配置文件加载到SRAM型FPGA中,其特征在于,所述方法包括:/n将FPGA配置文件和回读文件经由PowerPC处理器的网络接口从主控机传输到PowerPC处理器;/n将传输到所述PowerPC处理器的FPGA配置文件和回读文件存储到RAM中;/n根据FPGA的SelectMAP并行加载时序,将配置文件加载到SRAM型FPGA中并返回回读数据;以及/n将所述回读数据与所述回读文件进行比较,/n当所述回读数据与所述回读文件一致时,监测所述FPGA的单粒子翻转检测信号;以及/n当所述回读数据与所述回读文件不一致时,重新加载所述配置文件。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司雷华电子技术研究所,未经中国航空工业集团公司雷华电子技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910587818.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top