[发明专利]多晶硅作为源区的沟槽MOSFET结构及其制备方法在审
申请号: | 201910589417.9 | 申请日: | 2019-07-02 |
公开(公告)号: | CN110197791A | 公开(公告)日: | 2019-09-03 |
发明(设计)人: | 代萌;李承杰;顾嘉庆 | 申请(专利权)人: | 上海格瑞宝电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/04;H01L29/08;H01L29/16;H01L29/78 |
代理公司: | 北京国昊天诚知识产权代理有限公司 11315 | 代理人: | 南霆 |
地址: | 200131 上海市浦东新*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了多晶硅作为源区的沟槽MOSFET结构及其制备方法,MOSFET结构,包括基片和外延层,且外延层上淀积有重掺杂多晶硅层形成源区,外延层内设有沟槽,沟槽内部和侧壁上淀积有栅氧化物层,且外延层内部的栅氧化层的厚度小于源区内的栅氧化物层的厚度。本发明的优点是:比传统MOSFET整个工艺流程更为简单,通过淀积多晶硅形成的源区宽度更易控制,增强了的源区的可靠性,且不会影响沟道长度。 | ||
搜索关键词: | 源区 外延层 多晶硅 淀积 沟槽MOSFET 栅氧化物层 制备 重掺杂多晶硅层 影响沟道 栅氧化层 工艺流程 侧壁 | ||
【主权项】:
1.多晶硅作为源区的沟槽MOSFET结构的制备方法,其特征在于,包括以下步骤:制作外延圆片,该外延圆片由低电阻率的N型基片和特定电阻率的N型外延层组成;在外延层表面注入P型杂质,并进行退火,形成沟道区;在外延层表面淀积一层重掺杂多晶硅,厚度为2~4um,退火,形成源区;在多晶硅表面生长一层掩蔽层;在掩蔽层上淀积一层光刻胶,进行沟槽光刻,刻蚀掉所需刻蚀沟槽处的掩蔽层,形成刻蚀窗口;去除表面多余光刻胶,在掩蔽层的作用下进行沟槽刻蚀;生长一层待牺牲氧化层再去除;去除牺牲氧化层后,再在沟槽表面以及多晶硅表面生长一层氧化层,形成栅氧;淀积N型重掺杂的多晶硅,将沟槽填充满,降低电阻率;刻蚀掉多余的多晶硅,保证沟槽内多晶硅表面与源区多晶硅持平,保证器件沟道能形成,并在表面淀积一层介质层;进行接触孔开口光刻。;去除多余光刻胶,进行接触孔刻蚀;接触孔注入;接触孔金属填充,淀积一层接触孔金属并刻蚀表面多余金属。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海格瑞宝电子有限公司,未经上海格瑞宝电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910589417.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造