[发明专利]半导体存储器制备方法及半导体存储器在审
| 申请号： | 201910592710.0 | 申请日： | 2019-07-03 |
| 公开（公告）号： | CN110491785A | 公开（公告）日： | 2019-11-22 |
| 发明（设计）人： | 彭泽忠 | 申请（专利权）人： | 成都皮兆永存科技有限公司 |
| 主分类号： | H01L21/304 | 分类号： | H01L21/304;H01L21/78;H01L21/56 |
| 代理公司： | 51215 成都惠迪专利事务所(普通合伙) | 代理人： | 刘勋<国际申请>=<国际公布>=<进入国 |
| 地址： | 610000 四川省成都市高新*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体存储器制备方法及半导体存储器，涉及半导体及生产制备工艺。本发明的半导体存储器制备方法包括下述步骤：a、采用半导体集成电路制造工艺，在晶圆上制作基本存储模块阵列，基本存储模块具有IO电路接口；b、对晶圆划片，得到存储芯片；c、将分离得到的存储芯片进行封装；所述步骤a中，正交方向相邻基本存储模块的IO电路接口通过互联线连接；所述步骤b为，按照预定的存储芯片容量，确定存储芯片内所包含的基本存储模块的数量及存储芯片边缘线的位置，然后沿存储芯片边缘线划片，同时切断跨越边缘线的互联线，将存储芯片整体从晶圆分离。采用本发明的技术，能以一套掩模生产不同容量的存储器，极大的降低了工艺成本。 | ||
| 搜索关键词： | 存储芯片 存储模块 半导体存储器 边缘线 晶圆 互联线 划片 制备 半导体集成电路制造 生产制备工艺 工艺成本 正交方向 存储器 掩模 半导体 封装 制作 生产 | ||
【主权项】：
1.半导体存储器制备方法，包括下述步骤：/na、采用半导体集成电路制造工艺，在晶圆上制作基本存储模块阵列，基本存储模块具有IO电路接口；/nb、对晶圆划片，得到存储芯片；/nc、将分离得到的存储芯片进行封装；/n其特征在于：/n所述步骤a中，正交方向相邻基本存储模块的IO电路接口通过互联线连接；/n所述步骤b为，按照预定的存储芯片容量，确定存储芯片内所包含的基本存储模块的数量及存储芯片边缘线的位置，然后沿存储芯片边缘线划片，同时切断跨越边缘线的互联线，将存储芯片整体从晶圆分离。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都皮兆永存科技有限公司，未经成都皮兆永存科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910592710.0/，转载请声明来源钻瓜专利网。
- 上一篇：芯片的制造方法
- 下一篇：一种采用盐溶液腐蚀晶体硅的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
