[发明专利]通信单元、集成电路和用于时钟和数据同步的方法在审
| 申请号： | 201910593225.5 | 申请日： | 2019-07-02 |
| 公开（公告）号： | CN110740029A | 公开（公告）日： | 2020-01-31 |
| 发明（设计）人： | 奥利维耶·多阿尔;迪迪埃·萨莱;克里斯蒂安·帕瓦奥莫雷拉;朱利恩·奥兰多;简-斯特凡·维吉耶;安德烈斯·巴里拉多·冈萨雷斯 | 申请（专利权）人： | 恩智浦美国有限公司 |
| 主分类号： | H04L7/033 | 分类号： | H04L7/033;G01S13/931;G01S13/87;G01S7/35 |
| 代理公司： | 11021 中科专利商标代理有限责任公司 | 代理人： | 纪雯 |
| 地址： | 美国德*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种通信单元(900)包括多个级联装置，其包括以主从布置配置的至少一个主装置(910)和至少一个从属装置(920，923)。所述至少一个主装置(910)和至少一个从属装置(920，923)各自包括：解调器电路(964，965)，其被配置成接收所分布的参考时钟信号(984)且由所述参考时钟信号(984)重新形成系统时钟信号(988，990)；时钟产生电路，其包括被配置成接收所述重新形成的系统时钟信号(988，990)以形成主从时钟信号的在内部产生的参考锁相环路；和模/数转换器ADC(941，942)，其联接到所述参考锁相环路且被配置成使用同一主从时钟信号(988，990)对准所述至少一个主装置(910)和至少一个从属装置(920，923)的每个ADC(941，942)之间的相应取样时刻。 | ||
| 搜索关键词： | 从属装置 主装置 参考时钟信号 锁相环路 主从时钟 配置 模/数转换器ADC 时钟产生电路 系统时钟信号 解调器电路 级联装置 取样时刻 时钟信号 通信单元 形成系统 参考 配置的 主从 对准 | ||
【主权项】：
1.一种通信单元(900)，其特征在于，包括：/n多个级联装置，其包括以主从布置配置的至少一个主装置(910)和至少一个从属装置(920，923)；/n其中所述通信单元(900)被表征为所述至少一个主装置(910)和至少一个从属装置(920，923)各自包括：/n解调器电路(964，965)，其被配置成接收所分布的参考时钟信号(984)且由所述参考时钟信号(984)重新形成系统时钟信号(988，990)；/n时钟产生电路，其包括被配置成接收所述重新形成的系统时钟信号(988，990)以形成主从时钟信号的在内部产生的参考锁相环路；和/n模/数转换器ADC(941，942)，其联接到所述参考锁相环路且被配置成使用同一主从时钟信号(988，990)以对准所述至少一个主装置(910)和至少一个从属装置(920，923)的每个ADC(941，942)之间的相应取样时刻。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩智浦美国有限公司，未经恩智浦美国有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910593225.5/，转载请声明来源钻瓜专利网。
