[发明专利]一种用于CMOS型集成电路延寿试验中的寿命评估方法有效
| 申请号： | 201910610352.1 | 申请日： | 2019-07-08 |
| 公开（公告）号： | CN110208684B | 公开（公告）日： | 2021-04-06 |
| 发明（设计）人： | 毕志伟;曹卿;朱贺 | 申请（专利权）人： | 西安太乙电子有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 高博 |
| 地址： | 710075*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明公开了一种用于CMOS型集成电路延寿试验中的寿命评估方法，确定评估电路内部陷阱态的测试端口；对电路施加试验应力，然后分多个时间节点对电路端口进行测试，测试时，选取至少三种端口进行G‑V测试及G‑ω测试；测试完成后，继续对电路施加试验应力，重复步骤S2过程直至试验结束；对比三组数据，选择随应力及施加时间的增加而变化最大的一种测试数据，对各个时间段的测试数据进行数据拟合，得出陷阱态密度D |
||
| 搜索关键词： | 一种 用于 cmos 集成电路 延寿 试验 中的 寿命 评估 方法 | ||
【主权项】：
1.一种用于CMOS型集成电路延寿试验中的寿命评估方法，其特征在于，包括以下步骤：S1、确定评估电路内部陷阱态的测试端口；S2、对电路施加试验应力，然后分多个时间节点对电路端口进行测试，测试时，选取至少三种端口进行G‑V测试及G‑ω测试；S3、测试完成后，继续对电路施加试验应力，重复步骤S2过程直至试验结束；S4、对比三组数据，选择随应力及施加时间的增加而变化最大的一种测试数据，对各个时间段的测试数据进行数据拟合，得出陷阱态密度Dit；S5、使用步骤S4中计算得出的陷阱态密度Dit，进行寿命评估计算。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安太乙电子有限公司，未经西安太乙电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910610352.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种音视频板的检测方法
- 下一篇：一种故障检测电路及设备
