[发明专利]用于全数字接收机的并行符号同步系统及方法有效
| 申请号： | 201910619123.6 | 申请日： | 2019-07-10 |
| 公开（公告）号： | CN110460554B | 公开（公告）日： | 2022-03-08 |
| 发明（设计）人： | 陈卫标;张云鹏;朱韧;侯霞;岳朝磊;赵学强;朱福南 | 申请（专利权）人： | 中国科学院上海光学精密机械研究所 |
| 主分类号： | H04L27/26 | 分类号： | H04L27/26;H04L1/00 |
| 代理公司： | 上海恒慧知识产权代理事务所(特殊普通合伙) 31317 | 代理人： | 张宁展 |
| 地址： | 201800 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于全数字接收机的并行符号同步方法及其系统。所述方法包括：对输入数据进行串并转换，以定长帧为单位输出并行信号；根据插值参数和结构指示信号，通过并行流水线结构的插值滤波器对并行信号插值；利用Gardner算法获取平均定时误差信号；对平均时钟误差信号进行滤波，得到控制信号；根据控制信号更新插值参数以及结构指示信号；根据结构指示信号输出符号帧以及输出指示信号。本发明适用于通信符号率远高于接收系统主频的高速数字接收机，以低速的控制流完成符号同步，降低高速通信系统对接收机主频的要求。 | ||
| 搜索关键词： | 用于 数字 接收机 并行 符号 同步 系统 方法 | ||
【主权项】：
1.一种用于全数字接收机的并行符号同步系统，其特征在于，该系统包括：/n串并转换单元(1)：用于对串行输入信号进行串并转换且并行路数为偶数，其输出作为插值单元(2)的输入帧F1；/n插值单元(2)：用于根据控制单元(5)发出的结构指示信号S和插值参数μ对输入帧F1进行并行插值，插值结果作为插值帧F2；输出插值帧F2和结构指示信号S至误差检测单元(3)和输出单元(6)；/n误差检测单元(3)：用于根据插值单元(2)发出的插值帧F2和结构指示信号S，通过Gardner算法计算平均定时误差信号E，输出平均定时误差信号E至滤波单元(4)；/n滤波单元(4)：用于对误差检测单元(3)输出的平均定时误差信号E进行低通滤波，获取控制信号W并传递给控制单元(5)；/n控制单元(5)：用于更新结构指示信号S和插值参数μ，并输出至插值单元(2)；/n输出单元(6)：用于根据结构指示信号S计算输出指示信号R，根据结构指示信号S选取插值帧F2中的对应采样作为符号帧F3，并将符号帧F3和输出指示信号R作为整个系统的输出。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院上海光学精密机械研究所，未经中国科学院上海光学精密机械研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910619123.6/，转载请声明来源钻瓜专利网。
