[发明专利]一种基于FPGA的二值神经网络加速方法及系统

摘要

本发明公开了一种基于FPGA的二值神经网络加速系统，其利用FPGA形成的卷积核参数获取模块、二值化卷积神经网络结构和缓存模块，缓存模块为FPGA的片上内存，各模块通过获取待处理图片的输入特征图、获取卷积计算逻辑规则和相应的进行二值化卷积计算，FPGA依据卷积计算逻辑规则遍历多个线程的卷积计算，得到待处理图像的输出特征图数据，通过该整体架构将二值神经网络中各层的计算量全部卸载到片上内存，而不依赖片外内存与片上内存的交互，从而减少了存储器之间的通信成本，极大地提高了计算效率，提高了待检测图像的检测速度。

主权项

1.一种基于FPGA的二值神经网络加速系统，该系统包括利用FPGA形成的卷积核参数获取模块、二值化卷积神经网络结构和缓存模块，所述缓存模块为FPGA的片上内存，其特征在于，/n所述卷积核参数获取模块用于获取待处理图片的输入特征图，利用卷积神经网络模型在已有的数据集上进行二值化训练，得到卷积计算逻辑规则和多个卷积核参数，所述卷积计算逻辑规则包括多个线程的卷积计算；/n所述缓存模块用于调取所述卷积计算逻辑规则和多个卷积核参数，依据卷积计算逻辑规则将多个卷积核参数存储于FPGA的片上内存，缓存模块还用于缓存卷积基本计算模块的计算结果和待处理图片数据；/n所述二值化卷积神经网络结构用于调取卷积计算逻辑规则生成多个卷积基本计算模块，多个卷积基本计算模块依据卷积计算逻辑规则建立相应的连接关系，一个线程的卷积计算对应多个卷积基本计算模块，多个卷积核参数与多个卷积基本计算模块一一对应；/n所述卷积基本计算模块用于依据卷积计算逻辑规则，读取缓存模块中的当前线程的上一卷积基本计算模块的计算结果、当前滑动窗口内的待处理图像的输入特征图和FPGA的片上内存中的对应卷积核数据，依次进行预设的卷积计算顺序得到当前卷积基本计算模块的计算结果，并将当前卷积基本计算模块的计算结果存储于对应的缓存区；所述预设的卷积计算顺序为依次进行卷积、PRelu激活、正则归一化和二值激活计算，或者依次进行卷积、PRelu激活、池化、正则归一化和二值激活计算；/nFPGA依据卷积计算逻辑规则遍历多个线程的卷积计算，得到待处理图像的输出特征图数据，以提高待检测图像的检测速度。/n