[发明专利]先进工艺和低电压下的集成电路统计时序分析方法

摘要

本发明公开了一种先进工艺和低电压下的集成电路统计时序分析方法，通过对先进工艺下集成电路的工艺参数波动情况进行仿真建模，基于低电压下集成电路延时与工艺参数间的关系建立电路时序统计模型，分析集成电路时序波动情况下的最大延时和最小延时。与传统的静态时序分析方法相比，能够更准确的分析工艺参数波动下的电路延时分布情况，对于先进工艺和低电压下集成电路设计具有重要意义。

主权项

1.先进工艺和低电压下的集成电路统计时序分析方法，其特征在于：所述先进工艺是指40nm以下工艺，低电压是指集成电路的工作电压低于晶体管阈值电压0.35V；所述集成电路的电路路径中包含至少两级电路单元；所述方法包括以下步骤：S1：根据电路路径中各级电路单元在非阶跃输入信号下的延时标称值与本级电路单元在阶跃输入信号下的延时标称值及前一级电路单元在阶跃输入信号下的延时标称值之间的线性关系，求得各级电路单元的系数，再根据各级电路单元的系数得出电路路径延时随机变量；S2：对电路路径中各级电路单元在阶跃输入信号下进行蒙特卡洛仿真，对仿真获得的统计样本集计算延时统计值的均值、方差和偏度；S3：根据步骤S2得到的电路路径中各级电路单元在阶跃输入信号下的延时统计值的均值、方差和偏度计算电路路径在阶跃输入信号下的延时统计值的均值、方差和偏度；S4：根据步骤S3得到的电路路径在阶跃输入信号下的延时统计值的均值、方差和偏度拟合电路路径延时的分布参数；S5：计算阶跃输入信号下电路路径的延时统计值的概率密度函数、最大值和最小值。