[发明专利]电感结构及其制作方法在审
申请号: | 201910644320.3 | 申请日: | 2019-07-17 |
公开(公告)号: | CN110349939A | 公开(公告)日: | 2019-10-18 |
发明(设计)人: | 孔蔚然;钱文生 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L23/64 | 分类号: | H01L23/64 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 栾美洁 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及电感结构及其制作方法,涉及半导体集成电路设计,通过在集成电感的下方设计由半导体衬底与柱状半导体形成的交替排列结构,其中柱状半导体的导电类型与半导体衬底的导电类型相反,以使柱状半导体与半导体衬底形成PN节,且通过设计柱状半导体的宽度以及柱状半导体之间的间距,保证半导体衬底在零偏压下或适当反偏压下均可被导电类型相反的柱状半导体全部耗尽,如此形成的电感结构能大幅度减少电感在高频下的涡流,减小涡流损耗,且能提高电感Q值。 | ||
搜索关键词: | 柱状半导体 衬底 半导体 导电类型 电感结构 电感 半导体集成电路 涡流 集成电感 交替排列 涡流损耗 反偏压 零偏压 减小 耗尽 制作 保证 | ||
【主权项】:
1.一种电感结构,其特征在于,包括:半导体衬底,在半导体衬底的有源区内包括由半导体衬底与填充在半导体衬底上的深沟槽内的柱状半导体形成的交替排列结构的半导体交替区域,其中柱状半导体的导电类型与半导体衬底的导电类型相反;以及形成在半导体交替区域上的集成电感。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910644320.3/,转载请声明来源钻瓜专利网。
- 上一篇:电子装置模块
- 下一篇:一种芯片封装结构及其制作方法