[发明专利]一种基于并行流水线架构的数据链盲信号处理方法

摘要

本发明属于盲信号处理技术领域，涉及一种基于并行流水线架构的数据链盲信号处理方法。本发明主要利用DSP C6678芯片完成对数据链脉冲信号的并行处理实现。通过流水线的处理操作，实现三个核心的并行处理计算，提高了数据链信号的处理能力。通过实际调试，芯片中每个核心均能保证在50微秒内完成对数据链信号的盲处理，得到参数估计结果，从而保证了对连续的数据链脉冲信号处理的完整性与实时性。

主权项

1.一种基于并行流水线架构的数据链盲信号处理方法，该方法基于DSP C6678多核芯片，设定数据链脉冲信号采用GMSK调制方式，脉冲周期为50微秒；DSP C6678芯片主频设定为1.25GHz，采用三个核心Core0、Core1、Core2完成并行计算；其特征在于，所述处理方法包括以下步骤：S1、Core0作为主核心，完成系统初始化，共享堆的分配用以消息的发送，其中消息包含必要的MessageQ Header，Core0完成第一批输入的Data1数据的Music算法以及自适应波束成形算法，成形后的脉冲信号存储与多核共享内存中，数据存储在Ping数组中，此时查询Core1核心中的标志位Flag0是否为1，若为0则处于循环等待状态，若为1则发送消息通知Core1完成后续的计算，此时Core0开始等待接收并处理下一批输入的Data2数据，处理完成后的结果存放在Pong数组中；S2、Core1作为从核心，接收来自Core0发送过来的消息，开始对Data1数据的后续计算，计算所需要的数据从Ping数组中进行读取；Core1主要完成对成形后的数据进行带宽粗估计以及脉冲起始时间、脉冲截止时间的精估计并完成脉冲信号的截取，在处理前设置标志位Flag0为0，处理完成后的数据存储在Ping数组中，此时查询Core2核心中的标志位Flag1是否为1，若为0则处于循环等待状态，若为1则发送消息通知Core2完成后续的计算并设置标志位Flag0为1，此时Core1开始等待接收由Core0发送过来的消息，并开始处理下一批Data2数据，处理完成后的结果存放在Pong数组中；S3、Core2作为从核心，接收来自Core1发送过来的消息，开始对Data1数据的后续计算，计算所需要的数据从Ping数组中进行读取；Core2主要完成对截取后的数据进行调制方式的识别以及参数估计部分，参数估计包括对信号的频率、带宽、波特率、功率的估计，在处理前设置标志位Flag1为0，处理完成后最终的结果存储在Ping数组中并设置标志位Flag1为1，Ping数组包含对Data1数据的所有参数测量；处理完Data1的数据后便可以开始处理由Core1发送过来的Data2数据，结果存放在Pong数组中，对于后面的数据处理方法依此类推，从而实现了数据的流水线的并行处理。