[发明专利]一种基于ZYNQ的通用卷积神经网络加速结构及设计方法有效
| 申请号： | 201910646515.1 | 申请日： | 2019-07-17 |
| 公开（公告）号： | CN110348574B | 公开（公告）日： | 2022-02-15 |
| 发明（设计）人： | 刘杰;马力强 | 申请（专利权）人： | 哈尔滨理工大学 |
| 主分类号： | G06N3/08 | 分类号： | G06N3/08;G06N3/04 |
| 代理公司： | 哈尔滨华夏松花江知识产权代理有限公司 23213 | 代理人： | 岳昕 |
| 地址： | 150080 黑龙*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种可以用来加速卷积神经网络中多通道卷积运算的方法，其特点是该加速器可以加速任何结构的神经网络，可编程、可在线配置，支持的特征图大小、特征图通道数、卷积核大小、卷积核通道数、卷积步幅灵活可变，控制逻辑简单，卷积运算并行度高，该加速器可以应用到任何ZYNQ架构的平台上，用户可以根据自己芯片中dsp的资源对加速电路裁剪；最小可以支持128个dsp(Digital Signal Processing)资源。本发明所述一种基于ZYNQ的通用卷积神经网络加速结构，包括：ARM处理器、总线互联、DDR4控制器、内存条、寄存器、卷积运算通路、辅助运算通路、池化运算通路、访存模块。 | ||
| 搜索关键词： | 一种 基于 zynq 通用 卷积 神经网络 加速 结构 设计 方法 | ||
【主权项】：
1.一种基于ZYNQ的通用卷积神经网络加速结构及设计方法，包括：ZYNQ芯片、内存条；所述内存条，用于存储卷积网络计算的中间特征数据、每层网络的权重数据、偏置数据，以完成整个网络的运算；所述ZYNQ芯片，用于完成整个加速器电路的部署及实现。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨理工大学，未经哈尔滨理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910646515.1/，转载请声明来源钻瓜专利网。
