[发明专利]每易失性位具有单个非易失性位的非易失性静态随机存取存储器架构在审
| 申请号： | 201910666249.9 | 申请日： | 2019-07-23 |
| 公开（公告）号： | CN110782932A | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | F·塔耶特;M·巴蒂斯塔 | 申请（专利权）人： | 意法半导体(鲁塞)公司 |
| 主分类号： | G11C11/412 | 分类号： | G11C11/412;G11C11/417;G11C16/08;G11C16/14;G11C16/24 |
| 代理公司： | 11256 北京市金杜律师事务所 | 代理人： | 王茂华 |
| 地址： | 法国*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开的各实施例涉及每易失性位具有单个非易失性位的非易失性静态随机存取存储器架构。非易失性静态随机存取存储器(NVSRAM)单元包括SRAM单元和单个EEPROM单元。第一门基于字级字线信号将SRAM单元耦合到位线。EEPROM具有接收控制栅极信号的控制端子。第二门基于EEPROM读取信号将EEPROM耦合到位线。第三门基于重新加载信号将SRAM单元耦合到EEPROM。电源锁存器生成用于SRAM单元的电源信号。控制栅极锁存器生成控制栅极信号，控制栅极锁存器在擦除信号和电源信号都处于逻辑高时置位，或者在编程信号和电源信号的补信号都处于逻辑高时置位，并且在读取信号处于逻辑高时复位。 | ||
| 搜索关键词： | 电源信号 非易失性 静态随机存取存储器 读取信号 控制栅极 栅极信号 耦合 锁存器 置位 编程信号 擦除信号 接收控制 控制端子 生成控制 重新加载 字线信号 电源锁 易失性 耦合到 复位 存器 架构 | ||
【主权项】：
1.一种非易失性静态随机存取存储器(NVSRAM)，包括：/nNVSRAM单元，包括：/nSRAM存储器单元；/n第一门，基于字级字线信号，选择性地将所述SRAM存储器单元直接电耦合到位线；/n缓冲器电路，基于SRAM读取字线信号，将所述SRAM存储器单元的逻辑状态传输到所述位线；/n单个EEPROM存储器单元，具有接收控制栅极信号的控制端子；/n第二门，基于EEPROM读取信号，选择性地将所述单个EEPROM存储器单元直接电耦合到所述位线；以及/n第三门，基于重新加载信号，选择性地将所述SRAM存储器单元直接电耦合到所述单个EEPROM存储器单元。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司，未经意法半导体(鲁塞)公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910666249.9/，转载请声明来源钻瓜专利网。
- 上一篇：用于非易失静态随机存取存储器架构的扩展写入模式
- 下一篇：半导体元件
