[发明专利]高速缓存存储器及其中实现的方法有效

专利信息
申请号: 201910667599.7 申请日: 2019-07-23
公开(公告)号: CN110362506B 公开(公告)日: 2021-11-02
发明(设计)人: 道格拉斯·R·瑞德;阿卡什·多拉塔·赫巴尔 申请(专利权)人: 上海兆芯集成电路有限公司
主分类号: G06F12/0862 分类号: G06F12/0862
代理公司: 北京林达刘知识产权代理事务所(普通合伙) 11277 代理人: 刘新宇
地址: 201203 上海市张*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供了高速缓存存储器及其中实现的方法,特别提供了用以实现n路组关联高速缓存的唯一准最近最少使用实现即LRU实现的方法和设备。根据一个实现的方法包括:确定生成预拾取请求;获得与所述预拾取请求相关联的目标数据的置信度值;将所述目标数据写入n路组关联高速缓存存储器的组;修改所述高速缓存存储器的n位置阵列,使得n个阵列位置中的特定的一个阵列位置标识所述n路中的1路,其中n个LRU阵列位置中的该特定的一个LRU阵列位置由所述置信度值确定。
搜索关键词: 高速缓存 存储器 其中 实现 方法
【主权项】:
1.一种高速缓存存储器,包括:存储器区域,用于存储所述高速缓存存储器所请求的数据,所述存储器区域被配置为具有n路组关联;预拾取逻辑,其被配置为执行用于评估所述高速缓存存储器在不久的将来是否将请求该高速缓存存储器外部的目标数据的算法;存储位置阵列,其被组织为k个一维阵列的形式,其中k是大于1的整数值,k个阵列中的各阵列具有n个位置,其中每个这样的阵列位置针对所述k个阵列中的给定的一个阵列标识所述存储器区域的n路中的唯一1路,以及其中各阵列被组织为使得多个阵列位置的序列顺序按照所述多个阵列位置要被替换的顺序标识所述n路;所述高速缓存存储器针对多个一维阵列中的各一维阵列还包括:与所述预拾取逻辑相关联的置信度逻辑,其被配置为计算置信度测度,其中所述置信度测度反映相关处理器在不久的将来将请求所述目标数据的所确定的可能性;以及控制逻辑,其被配置为管理各阵列位置中的数据的内容,所述控制逻辑还被配置为:基于所计算出的置信度测度来分配特定的一个阵列位置以与要存储所述目标数据的路相对应;使各阵列位置中的值从所分配的阵列位置朝向与用于下一次替换的位置相对应的阵列位置移动;以及将与下一次替换位置相对应的阵列位置中先前所保持的值写入所分配的阵列位置。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司,未经上海兆芯集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910667599.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top