[发明专利]一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法

摘要

本发明公开了一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法，该方法可利用源漏接触孔位于浅沟槽隔离区域（简称为CT‑on‑STI）去嵌结构，去除有源区电容Cf和栅与源漏抬升区域寄生电容Cp‑RSD对栅围寄生互连电容栅与源漏接触孔的寄生电容Cco和栅与源漏接触孔上方第一层金属的寄生电容Cpm提取的影响，并在三维有限元仿真工具的辅助下通过源漏接触孔位于抬升源漏区域（简称为CT‑on‑RSD）结构准确地得到源漏抬升的FDSOI器件的栅围寄生互连电容Cco和Cpm的值，从而在版图寄生提取工具中准确地建立了栅围寄生互连电容的模型，避免了在栅围寄生电容提取的过程中发生互连电容Cco和Cpm电容重复提取的现象。

主权项

1.一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法，其特征在于，该方法包括以下具体步骤：步骤1：设计和制造源漏接触孔位于浅沟槽隔离区域的去嵌版图结构和源漏接触孔位于抬升源漏区域的寄生抽取版图结构，测试获得去嵌版图结构的电容值，通过透射电子显微镜切片获取去嵌版图结构和寄生抽取版图结构的栅围区域的工艺波动值，并建立能够描述栅围区域工艺信息和后道互连线工艺信息的基本工艺参数文件；步骤2：将步骤1所述的去嵌版图结构的测试电容值、去嵌版图结构和寄生抽取版图结构的栅围区域的工艺波动值进行统计性分析，获取测试电容值和工艺波动值的统计分析值；步骤3：在三维有限元仿真工具中搭建去嵌仿真结构，将步骤2所述的去嵌版图结构栅围区域的工艺波动值引入到去嵌仿真结构中，通过三维有限元仿真工具仿真获得去嵌仿真结构的电容总值；步骤4：将步骤3所述的去嵌仿真结构的仿真电容总值和步骤2所述的去嵌版图结构的测试电容值进行比较，并通过调整所述的在去嵌仿真结构中的引入的去嵌版图结构的栅围区域的工艺波动值，将所述的仿真电容总值和所述的测试电容值之间的误差保持在5％以内；步骤5：在三维有限元仿真工具中搭建寄生抽取仿真结构，将所述的步骤4中调整后的去嵌版图结构的栅围区域的工艺波动值进行转化并引入寄生抽取仿真结构中，通过有限元仿真工具获得寄生抽取仿真结构的栅围寄生互连电容C_co和C_pm的仿真值，其中，C_co指的是金属栅与源漏接触孔之间的寄生电容，C_pm指的是金属栅和与源漏接触孔连接的第一层互连金属线之间的寄生电容；步骤6：将步骤5所述的寄生抽取仿真结构的栅围寄生互连电容C_co和C_pm的仿真值作为后续版图提取工具抽取的栅围寄生互连电容的目标值，将器件栅围区域工艺波动信息写入步骤1所述的基本工艺参数文件中，并在该工艺参数文件中引入能够修正栅围寄生电容模型的因子；步骤7：基于步骤6所述的修改后的工艺参数文件，利用版图寄生抽取工具，抽取步骤1所述寄生抽取版图结构的栅围寄生互连电容C_co和C_pm的值，通过调整步骤6所述的工艺参数文件中能够修正栅围寄生电容模型的因子，将有限元仿真工具获得寄生抽取仿真结构的仿真C_co和C_pm互连电容值和通过版图寄生工具抽取的寄生抽取版图结构的栅围寄生互连电容C_co和C_pm的值之间的误差保持在5％范围内。