[发明专利]一种时间交织SAR ADC通道间失配校正方法有效

专利信息
申请号: 201910681080.4 申请日: 2019-07-26
公开(公告)号: CN110336562B 公开(公告)日: 2023-04-14
发明(设计)人: 胡国林;李锐;刘学;徐振涛;杨荣彬 申请(专利权)人: 成都铭科思微电子技术有限责任公司
主分类号: H03M1/10 分类号: H03M1/10
代理公司: 成都其高专利代理事务所(特殊普通合伙) 51244 代理人: 廖曾
地址: 610051 四川*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及算法领域,具体而言,涉及一种时间交织SAR ADC通道间失配校正方法,该方法包括:获取判定系数i以及第k个时间交织通道相对于REF通道的固定失调vosd(k),初始化i和vosd(k),使得i为1,vosd(k)为0,若余数为零,根据Doutref、dwr、Doutk.1和dwk.1确定第一输出值Vout.1;若余数不为零,根据Doutk.2、dwk.2和vosd(k)确定第二输出值Vout.2,如此,有效避免时间失配、失调失配和电容失配等问题。
搜索关键词: 一种 时间 交织 sar adc 通道 失配 校正 方法
【主权项】:
1.一种时间交织SARADC通道间失配校正方法,其特征在于,对采样模块、REF通道、时钟电路CLK、数字控制模块和M个时间交织通道所构成的校正装置内的REF通道和M个时间交织通道的权重和失调进行校正,其中M为正整数,所述方法包括:获取判定系数i以及第k个时间交织通道相对于REF通道的固定失调vosd(k),其中,i为正整数,k为小于等于M个正整数,k=mod(i‑1,M+1);初始化所述i和所述vosd(k),使得所述i为1,所述vosd(k)为0;判断i‑1除以M+1的余数是否为零;若所述余数为零,判定所述REF通道和所述第k个时间交织通道一起工作,获得所述REF通道的数字输出码字Doutref和所述第k个时间交织通道的第一数字输出码字Doutk.1;获取第一初始权重值dwr和第二初始权重值dwk.1,其中,所述第一初始权重值dwr为所述REF通道的数字输出码字的权重值,所述第二初始权重值dwk.1为所述第k个时间交织通道的第一数字输出码字的权重值;根据所述Doutref、所述dwr、所述Doutk.1和所述dwk.1确定第一输出值Vout.1;若所述余数不为零,判定所述第k个时间交织通道单独工作,对所述第k个时间交织通道进行正翻转,获取所述第k个时间交织通道的第二数字输出码字Doutk.2以及所述第二数字输出码字的权重值dwk.2;根据所述Doutk.2、所述dwk.2和所述vosd(k)确定第二输出值Vout.2。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都铭科思微电子技术有限责任公司,未经成都铭科思微电子技术有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910681080.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top