[发明专利]一种ceph数据同步模块主端写性能优化系统及方法有效
| 申请号： | 201910686494.6 | 申请日： | 2019-07-29 |
| 公开（公告）号： | CN110442646B | 公开（公告）日： | 2021-01-12 |
| 发明（设计）人： | 杨东升;陈刘忠;于治国;王洋;温大帅 | 申请（专利权）人： | 北京易捷思达科技发展有限公司 |
| 主分类号： | G06F16/27 | 分类号： | G06F16/27;G06F9/455 |
| 代理公司： | 北京市浩天知识产权代理事务所(普通合伙) 11276 | 代理人： | 刘云贵 |
| 地址： | 100089 北京市海淀区西*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种ceph数据同步模块主端写性能优化系统及方法，通过在rbd journal落盘和数据落盘之间增加一层内存cache，在rbd journal落盘后先将数据写入cache而不是直接数据落盘，等到业务不忙时再从cache回刷到磁盘。这样即使在数据没有落盘之前，上层应用也可以从cache读到新写入的数据，不会读到旧的数据。之前两次落盘就变成了一次落盘和一次写内存cache，因为写内存的速度要远远快于写磁盘的速度，一次IO写的延迟只增加写内存的时间，因此写性能也可以从下降50%以上提高到只下降10%左右。 | ||
| 搜索关键词： | 一种 ceph 数据 同步 模块 主端写 性能 优化 系统 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京易捷思达科技发展有限公司，未经北京易捷思达科技发展有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910686494.6/，转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
