[发明专利]一种低压系统的开关机电路

摘要

本发明公开了一种低压系统的开关机电路，包括接口J1、J2、保险丝F1、热敏电阻T1、隔离式霍尔检测芯片U1、MOS管Q1、MOS管Q2、MOS管Q3、三极管Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q11、二极管D1、D2、D3、D4、电容C1、C2、C3、C4、C5、C6、C7、C8、C9、C10、C11、C12、C13、电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13、R14、R15、R16、R17、R18、R19、R20、R21、R22、R23和R24。有益效果：提高器件的寿命及电路的可靠性能。

主权项

1.一种低压系统的开关机电路，其特征在于，包括接口J1、接口J2、保险丝F1、热敏电阻T1、隔离式霍尔检测芯片U1、MOS管Q1、MOS管Q2、MOS管Q3、三极管Q4、三极管Q5、三极管Q6、三极管Q7、三极管Q8、三极管Q9、三极管Q10、三极管Q11、二极管D1、二极管D2、二极管D3、二极管D4、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8、电容C9、电容C10、电容C11、电容C12、电容C13、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R20、电阻R21、电阻R22、电阻R23和电阻R24；其中，所述接口J1的第一引脚和第二引脚均接地，所述接口J1的第三引脚和第四引脚均与所述保险丝F1的一端连接，所述保险丝F1的另一端分别与所述热敏电阻T1的一端和所述MOS管Q3的源极连接，所述MOS管Q3的漏极分别与所述热敏电阻T1的另一端、所述电阻R3的一端、所述电容C3的一端、所述电容C1的一端、所述电阻R1的一端、所述三极管Q4的发射极和所述MOS管Q1的源极连接，且所述电容C3的另一端接地，所述MOS管Q3的栅极分别与所述电阻R3的另一端和所述电阻R5的一端连接，所述电阻R5的另一端与所述三极管Q5的集电极连接，所述三极管Q5的发射极与所述电阻R13的一端连接且接地，所述三极管Q5的基极分别与所述电阻R8的一端和所述电阻R13的另一端连接，所述电阻R8的另一端与I/O口GPIO‑T1连接，所述接口J2的第二引脚接地，所述接口J2的第一引脚分别与开关按键ON/OFF和所述电阻R4的一端连接，所述电阻R4的另一端分别与电容C1的另一端、电阻R1的另一端和所述三极管Q4的基极连接，三极管Q4的集电极与所述电阻R7的一端连接，所述电阻R7的另一端分别与所述电容C8的一端、电阻R9的一端、电容C12的一端、所述电阻R19的一端和所述电阻R23的一端连接，且所述电容C8的另一端接地，所述电阻R23的另一端分别与所述电阻R24的一端和所述三极管Q11的基极连接，所述电阻R24的另一端分别与所述三极管Q11的发射极和所述电容C13的一端连接且接地，所述电容C13的另一端分别与所述三极管Q11的集电极和GPIO‑IN‑KTC连接，所述电阻R9的另一端分别与所述电阻R10的一端、所述三极管Q7的发射极、所述三极管Q9的发射极和所述电阻R17的一端连接，且所述电阻R10的另一端接地，所述三极管Q7的基极与二极管D3的阳极连接，所述二极管D3的阴极分别与所述电阻R20的一端和所述电容C12的另一端连接，且所述电阻R20的另一端接地，所述三极管Q7的集电极分别与所述电阻R22的一端和所述三极管Q8的基极连接，所述电阻R22的另一端分别与所述电阻R21的一端、所述三极管Q10的发射极和所述电容C11的一端连接且接地，所述电容C11的另一端分别与所述电阻R16的一端和所述二极管的阴极连接，且所述电阻R16的另一端与BATT‑IN连接，所述三极管Q9的基极分别与所述电阻R17的另一端、所述二极管D2的阳极和所述三极管Q10的集电极连接，所述三极管Q9的集电极分别与所述三极管Q10的基极和所述电阻R21的另一端连接，所述MOS管Q1的漏极分别与所述电阻R2的一端和所述MOS管Q2的源极连接，所述MOS管Q1的栅极分别与所述电阻R6的一端、所述电阻R2的另一端和所述MOS管Q2的栅极连接，所述电阻R6的另一端与所述三极管Q6的集电极连接，所述三极管Q6的发射极分别与所述电容C9的一端和所述电阻R15的一端连接且接地，所述三极管Q6的基极分别与所述电容C9的另一端、所述电阻R15的另一端、所述三极管Q8的集电极和所述电阻R11的一端连接，所述电阻R11的另一端分别与所述二极管D1的阴极和所述二极管D4的阴极连接，所述二极管D4的阳极与所述电阻R19的另一端连接，且所述三极管Q8的发射极接地，所述二极管D1的阳极与所述电阻R12的一端连接，且所述电阻R12的另一端与GPIO‑OUT‑ON连接，所述MOS管Q2的漏极分别与所述电容C4的一端、电容C5的一端和所述隔离式霍尔检测芯片U1的第三引脚以及第四引脚连接，所述电容C4另一端与所述电容C5的另一端连接且接地，所述隔离式霍尔检测芯片U1的第一引脚和第二引脚分别与所述电容C7的一端和BATT‑IN的一端连接，且所述电容C7的另一端接地，所述隔离式霍尔检测芯片U1的第五引脚分别与所述电容C6的一端和所述电容C2的一端连接且接地，所述隔离式霍尔检测芯片U1的第六引脚与所述电容C6的另一端连接，所述隔离式霍尔检测芯片U1的第七引脚与ADC‑BUS‑I连接，所述隔离式霍尔检测芯片U1的第八引脚分别与所述电容C2的另一端和VDD5V‑SYS连接，此外，所述BATT‑IN与所述电阻R14的一端连接，所述电阻R14的另一端分别与所述电阻R18的一端和所述电容C10的一端连接且与ADC‑BUS‑U连接，所述电阻R18的另一端与所述电容C10的另一端连接且接地。