[发明专利]OCD测试图形结构及其制造方法有效
| 申请号： | 201910697715.X | 申请日： | 2019-07-30 |
| 公开（公告）号： | CN110416106B | 公开（公告）日： | 2022-05-27 |
| 发明（设计）人： | 曾翔旸;叶荣鸿;刘立尧 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66;H01L21/768 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭四华 |
| 地址： | 201315 上海市浦东新区中国（上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种OCD测试图形结构，OCD测试图形结构形成于器件形成区域外部的半导体衬底上。半导体器件包括多个器件工艺层，OCD测试图形结构和器件工艺层中的被测试器件工艺层对应且用于对被测试器件工艺层的图形结构进行模拟。OCD测试图形结构采用由多个测试工艺层叠加而成的堆栈式结构，各测试工艺层和对应的各器件工艺层的工艺条件一一对应且具有对应的器件工艺层中的图形结构。本发明还公开了一种OCD测试图形结构的制造方法。本发明能克服图形负载效应对OCD测量精度的影响，提高OCD测量精度。 | ||
| 搜索关键词： | ocd 测试 图形 结构 及其 制造 方法 | ||
【主权项】：
1.一种OCD测试图形结构，其特征在于：在半导体衬底上具有器件形成区域，在所述器件形成区域形成有半导体器件，OCD测试图形结构形成于所述器件形成区域外部的所述半导体衬底上；所述半导体器件包括多个器件工艺层，所述OCD测试图形结构和所述器件工艺层中的被测试器件工艺层对应且用于对所述被测试器件工艺层的图形结构进行模拟；所述OCD测试图形结构采用由多个测试工艺层叠加而成的堆栈式结构，最顶层的测试工艺层和所述被测试器件工艺层相对应且工艺条件相同，所述最顶层的测试工艺层之下的各从测试工艺层和所述被测试器件工艺层之下的各器件工艺层的工艺条件一一对应且具有对应的器件工艺层中的图形结构；堆栈式结构使所述OCD测试图形结构的所述最顶层的测试工艺层能反应出所述被测试器件工艺层的底下各器件工艺层的图形对所述被测试器件工艺层的图形的影响，从而提高测量精度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910697715.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
