[发明专利]一种基于FPGA的并行卷积神经网络加速器及加速方法在审
| 申请号： | 201910722954.6 | 申请日： | 2019-08-06 |
| 公开（公告）号： | CN110598844A | 公开（公告）日： | 2019-12-20 |
| 发明（设计）人： | 刘强;徐欣 | 申请（专利权）人： | 天津大学 |
| 主分类号： | G06N3/04 | 分类号： | G06N3/04;G06N3/063 |
| 代理公司： | 12201 天津市北洋有限责任专利代理事务所 | 代理人： | 张金亭 |
| 地址： | 300072*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的并行卷积神经网络加速器，包括：FPGA模块和数据预处理模块，所述FPGA模块内设有对输入数据进行卷积神经网络运算的卷积核；所述数据预处理模块内设有对输入数据进行行对齐转换的线性储存器；所述数据预处理模块根据输入图像尺寸及所述卷积核的大小，对图像数据进行数据对齐预处理，生成卷积矩阵，并行输入到所述FPGA模块的卷积核中。本发明还提供一种基于FPGA的并行卷积神经网络加速方法。本发明基于FPGA实现卷积神经网络加速，提高架构设计的通用性，适应多种输入图像尺寸，采用了数据对齐并行处理的方法实现数据层面的并行处理与传输，实现多卷积核并行计算。 | ||
| 搜索关键词： | 卷积核 数据预处理模块 卷积神经网络 并行处理 并行卷积 神经网络 输入图像 数据对齐 预处理 矩阵 并行计算 架构设计 数据层面 图像数据 储存器 行对齐 加速器 卷积 运算 并行 传输 转换 | ||
【主权项】：
1.一种基于FPGA的并行卷积神经网络加速器，其特征在于，包括：FPGA模块和数据预处理模块，所述FPGA模块内设有对输入数据进行卷积神经网络运算的卷积核；所述数据预处理模块内设有对输入数据进行行对齐转换的线性储存器；所述数据预处理模块根据输入图像尺寸及所述卷积核的大小，对图像数据进行数据对齐预处理，生成卷积矩阵，并行输入到所述FPGA模块的卷积核中。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津大学，未经天津大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910722954.6/，转载请声明来源钻瓜专利网。
